SXA013

4-Channel 10-Bit, 1.25 GSPS Wideband A/D Converter

四通道 10 位 1.25GSPS 宽带 A/D 转换器

10-bit | 4 channels | 1.25 GSPS | BGA380 | Parallel LVDS

10位 | 四通道 | 1.25GSPS | BGA380 | 并行LVDS

对标 / Cross Reference: EV10AQ190A — pin-to-pin compatible alternative

Product Datasheet / 产品数据手册

Shenzhen Shenxin Technology Co., Ltd. · 深圳市深信科技有限公司

felix@shenxinic.com | +852 51367095 | shenxinic.com

SXA013 Quad-Channel 10-Bit 1.25GSPS Broadband A/D Converter — Product Manual (Bilingual)

SXA013 型4 通道 10 位 1.25GSPS 宽带 ADC 产品说明书、使用手册（中英对照）

Shenzhen Shenxin Technology Co., Ltd. / 深信科技 **V1.20260723**

对标 / Cross Reference: EV10AQ190A — pin-to-pin compatible alternative

目录 / Table of Contents

1. 产品用途及应用范围 / Applications and Scope
2. 标准 / Standards
3. 产品特点 / Features
4. 产品描述 / Product Description
5. 产品外形图和实物图片 / Package Outline and Product Photos
6. 引出端排列（俯视图）/ Pin Arrangement (Top View)
7. 引出端功能符号表 / Pin Function Table
8. 推荐工作条件 / Recommended Operating Conditions
9. 绝对最大额定值 / Absolute Maximum Ratings
10. 性能指标 / Performance Specifications
11. 主要特性曲线图（电特性测试图）/ Typical Characteristic Curves (Electrical Test Plots)
12. 典型应用线路图 / Typical Application Circuit
13. 单元模块及工作原理 / Functional Blocks and Operating Principles
14. 寄存器 / Registers
15. 电源地间保护 / Power-to-Ground Protection
16. 注意事项 / Precautions
17. 常见故障及处理办法 / Common Faults and Troubleshooting
18. 联系方式 / Contact Information
19. 附加说明 / Additional Notes

版本修订记录 / Revision History

版本号 / Version	发布日期 / Release Date	更改章节 / Changed Section	更改说明 / Change Description	备注 / Remarks
V1.20260723	2026.7.23	/	首次发布 / Initial release	/

产品用途及应用范围 / Applications and Scope

English: High-speed data acquisition; direct RF conversion; ultra-wideband digital receivers; automatic test equipment.

中文： 高速数据采集；直接射频转换；超宽带数字接收机；自动测试设备。

标准 / Standards

English: Detailed specification and approval number: Q/GC 0232-2026 — Detailed Specification for Semiconductor Integrated Circuit SXA013 Quad-Channel 10-Bit 1.25GSPS Broadband ADC. Quality grade / quality assurance requirements: enterprise standard.

中文： 详细规范及确认号：Q/GC 0232-2026 《半导体集成电路 SXA013 型4 通道 10 位 1.25GSPS 宽带 ADC》；质量等级/质量保证要求：企标。

产品特点 / Features

English: - Analog supply voltage: 3.3V/1.8V - Digital supply voltage: 1.8V - Maximum sampling rate: 5GSPS (single-channel mode; 1.25GSPS per channel in quad-channel mode) - Signal-to-noise ratio (SNR): 47dBFS - Spurious-free dynamic range (SFDR): ≥45 dBc @Fin=1200MHz, -1dBFS (quad-channel mode, typical 57dBc - Differential nonlinearity error (DNL): ±0.99LSB - Integral nonlinearity error (INL): ±3.0LSB - Power consumption: 5500mW - Analog input range: 910mVpp - Circuit interface: LVDS (parallel LVDS per handbook row) - -3dB bandwidth: 3.2GHz - ESD rating: Class B, HBM model: 800V - Weight: 11.13g±1.1g - Moisture sensitivity level and package: MSL3, FCBGA380

中文： - 模拟电源电压：3.3V/1.8V - 数字电源电压：1.8V - 最高采样率：5GSPS（单通道模式；四通道模式每通道 1.25GSPS） - 信噪比：47dBFS - 无杂散动态范围：≥45 dBc@Fin=1200MHz，-1dBFS（四通道模式，典型值57dBc - 微分线性误差：±0.99LSB - 积分线性误差：±3.0LSB - 功耗：5500mW - 模拟输入范围：910mVpp - 电路接口：LVDS（手册行为并行 LVDS） - -3dB 带宽：3.2GHz - ESD 等级：B 级，HBM 模型：800V - 重量：11.13g±1.1g - 湿敏等级和封装形式：MSL3，FCBGA380

产品描述 / Product Description

English: The SXA013 quad-channel 10-bit 1.25GSPS broadband ADC is a monolithic integrated circuit fabricated in a BiCMOS process. The product mainly comprises track/hold circuits, folding/interpolating A/D converter cores, a clock circuit, bias circuits, inter-channel error correction DACs, and an LVDS interface. It provides three operating modes — single-channel 5.0GSPS, dual-channel 2.5GSPS, and quad-channel 1.25GSPS — and features inter-channel error adjustment.

The circuit is housed in a 380-pin ball grid array plastic package, package code FCBGA380, with outline dimensions of 31.00mm (L) × 31.00mm (W) × 2.17mm (H). Bare die and other package forms can also be provided according to actual user needs.

The functional block diagram of this product is shown in Figure 1.

中文： SXA013 型4 通道10 位1.25GSPS 宽带ADC 是采用BiCMOS 工艺制造的单片集成电路。该产品主要包括跟踪/保持电路、折叠/插值型A/D 转换器核、时钟电路、偏置电路、通道间误差校正DAC、LVDS 接口。包含单通道5.0GSPS、双通道2.5GSPS 和四通道1.25GSPS 三种工作模式，具备通道间误差调节功能。

该电路采用380 引脚球栅阵列塑封封装，外壳代号FCBGA380，外形尺寸为长31.00mm×宽31.00mm×高2.17mm。也可根据用户实际需要，提供芯片及其它封装形式。

该产品功能框图如图1 所示。





Figure 1: Functional block diagram

English: The SPI operating timing of this product is as follows: a) Register write to a 16-bit register. Note: the last falling edge of sclk appears only when csn returns to high level at the end of the write program. b) Register read from a 16-bit register. TCSN_END = TSCLK/4 = 12.5 ns.

中文： 该产品SPI 工作时序如下：a）寄存器写入16 位寄存器。注：只有在写程序结束时csn 回到高电平，sclk 的最后一个下降沿才会出现。b）从16 位寄存器读寄存器。TCSN_END = TSCLK/4 = 12.5 ns。



a）寄存器写入 16 位寄存器

注：只有在写程序结束时 csn 回到高电平，sclk 的最后一个下降沿才会出现。

b） 从 16 位寄存器读寄存器

Figure 2: SPI operating timing

表1 SPI 时序特性 / Table 1. SPI Timing Characteristics

引脚 / Pin	最大频率 / Max Frequency	建立 / Setup (1)	保持 / Hold (1)	TPD 传播时间 / TPD Propagation Time
SCLK	20MHz			
CSN (to SCLK)（见注2 / see Note 2)		1 ns	1 ns	
MOSI (to SCLK)		1.2 ns	1.0 ns	
MISO (to SCLK)				最小1.5ns / 最大4 ns / Min 1.5ns / Max 4 ns

注：1.第一个值在最小条件下，第二个值在最大条件下。2.建立/保持在SCLK 的边沿。3.当csn 设置为1 时，由于内部操作，sclk 的最后一个下降沿应该出现。 / Notes: 1. The first value is under minimum conditions, the second value under maximum conditions. 2. Setup/hold are relative to the SCLK edge. 3. When csn is set to 1, the last falling edge of sclk should appear due to internal operation.

产品外形图和实物图片 / Package Outline and Product Photos




Figure 3: Package outline dimensions and product photo

单位为毫米 / Units in mm

尺寸符号 / Dimension	数值 / Value — 最小 / Min	数值 / Value — 公称 / Nom	数值 / Value — 最大 / Max	尺寸符号 / Dimension	数值 / Value — 最小 / Min	数值 / Value — 公称 / Nom	数值 / Value — 最大 / Max
A	1.97	2.17[a]	2.37	D	30.90	31.00[a]	31.10
A1	0.50	0.60[a]	0.70	E	30.90	31.00[a]	31.10
Φb	0.66	0.76[a]	0.86	Z	--	0.90[a]	1.00
e	--	1.27	--				

[a] 外壳实际公称值，推荐用户参考该尺寸设计使用；/ Actual nominal package values; users are advised to design with reference to these dimensions.

注：推荐焊盘设计详见电装说明。/ Note: see the assembly instructions for recommended pad layout.

引出端排列（俯视图）/ Pin Arrangement (Top View)




Figure 4: Pin arrangement (top view)

引出端功能符号表 / Pin Function Table

引出端号 / Pin No.	符号 / Symbol	名称 / Name	I/O	引出端号 / Pin No.	符号 / Symbol	名称 / Name	I/O
A1	GND	电源地 / Power ground	/	N1	BDR	B路数据输出时钟正端 / Channel B data output clock positive terminal	O
A2	VCC	模拟电源 / Analog supply	/	N2	BDRN	B路数据输出时钟负端 / Channel B data output clock negative terminal	O
A3	A8	A路数字正向输出位8 / Channel A digital positive output bit 8	O	N3	B0	B路数字正向输出位0 / Channel B digital positive output bit 0	O
A4	A9	A路数字正向输出位9 / Channel A digital positive output bit 9	O	N4	B0N	B路数字负向输出位0 / Channel B digital negative output bit 0	O
A5	AOR	A路输出溢出指示正端 / Channel A output overflow indicator positive terminal	O	N5	VCC	模拟电源 / Analog supply	/
A6	GND	电源地 / Power ground	/	N20	VCC	模拟电源 / Analog supply	/
A7	AAI	A路模拟输入正端 / Channel A analog input positive terminal	I	N21	C0N	C路数字负向输出位0 / Channel C digital negative output bit 0	O
A8	AAIN	A路模拟输入负端 / Channel A analog input negative terminal	I	N22	C0	C路数字正向输出位0 / Channel C digital positive output bit 0	O
A9	GND	电源地 / Power ground	/	N23	CDRN	C路数据输出时钟负端 / Channel C data output clock negative terminal	O

引出端号 / Pin No.	符号 / Symbol	名称 / Name	I/O	引出端号 / Pin No.	符号 / Symbol	名称 / Name	I/O
A10	BAI	B路模拟输入正端 / Channel B analog input positive terminal	I	N24	CDR	C路数据输出时钟正端 / Channel C data output clock positive terminal	O
A11	BAIN	B路模拟输入负端 / Channel B analog input negative terminal	I	P1	B1	B路数字正向输出位1 / Channel B digital positive output bit 1	O
A12	GND	电源地 / Power ground	/	P2	B1N	B路数字负向输出位1 / Channel B digital negative output bit 1	O
A13	GND	电源地 / Power ground	/	P3	B2	B路数字正向输出位2 / Channel B digital positive output bit 2	O
A14	CAI	C路模拟输入正端 / Channel C analog input positive terminal	I	P4	B2N	B路数字负向输出位2 / Channel B digital negative output bit 2	O
A15	CAIN	C路模拟输入负端 / Channel C analog input negative terminal	I	P5	GND	电源地 / Power ground	/
A16	GND	电源地 / Power ground	/	P20	GND	电源地 / Power ground	/
A17	DAI	D路模拟输入正端 / Channel D analog input positive terminal	I	P21	C2N	C路数字负向输出位2 / Channel C digital negative output bit 2	O
A18	DAIN	D路模拟输入负端 / Channel D analog input negative terminal	I	P22	C2	C路数字正向输出位2 / Channel C digital positive output bit 2	O
A19	GND	电源地 / Power ground	/	P23	C1N	C路数字负向输出位1 / Channel C digital negative output bit 1	O
A20	DOR	D路输出溢出指示正端 / Channel D output overflow indicator positive terminal	O	P24	C1	C路数字正向输出位1 / Channel C digital positive output bit 1	O
A21	D9	D路数字正向输出位9 / Channel D digital positive output bit 9	O	R1	B3	B路数字正向输出位3 / Channel B digital positive output bit 3	O
A22	D8	D路数字正向输出位8 / Channel D digital positive output bit 8	O	R2	B3N	B路数字负向输出位3 / Channel B digital negative output bit 3	O
A23	VCC	模拟电源 / Analog supply	/	R3	B4	B路数字正向输出位4 / Channel B digital positive output bit 4	O
A24	GND	电源地 / Power ground	/	R4	B4N	B路数字负向输出位4 / Channel B digital negative output bit 4	O
B1	GND	电源地 / Power ground	/	R5	VCC	模拟电源 / Analog supply	/
B2	VCC	模拟电源 / Analog supply	/	R20	VCC	模拟电源 / Analog supply	/
B3	A8N	A路数字负向输出位8 / Channel A digital negative output bit 8	O	R21	C4N	C路数字负向输出位4 / Channel C digital negative output bit 4	O
B4	A9N	A路数字负向输出位9 / Channel A digital negative output bit 9	O	R22	C4	C路数字正向输出位4 / Channel C digital positive output bit 4	O
B5	AORN	A路输出溢出指示负端 / Channel A output overflow indicator negative terminal	O	R23	C3N	C路数字负向输出位3 / Channel C digital negative output bit 3	O
B6	GND	电源地 / Power ground	/	R24	C3	C路数字正向输出位3 / Channel C digital positive output bit 3	O

引出端号 / Pin No.	符号 / Symbol	名称 / Name	I/O	引出端号 / Pin No.	符号 / Symbol	名称 / Name	I/O
B7	GND	电源地 / Power ground	/	T1	B5	B路数字正向输出位5 / Channel B digital positive output bit 5	O
B8	GND	电源地 / Power ground	/	T2	B5N	B路数字负向输出位5 / Channel B digital negative output bit 5	O
B9	GND	电源地 / Power ground	/	T3	B6	B路数字正向输出位6 / Channel B digital positive output bit 6	O
B10	GND	电源地 / Power ground	/	T4	B6N	B路数字负向输出位6 / Channel B digital negative output bit 6	O
B11	GND	电源地 / Power ground	/	T5	GND	电源地 / Power ground	/
B12	CMIRefAB	A/B路输入共模电压参考 / A/B channel input common-mode voltage reference	O	T20	GND	电源地 / Power ground	/
B13	CMIRefCD	C/D路输入共模电压参考 / C/D channel input common-mode voltage reference	O	T21	C6N	C路数字负向输出位6 / Channel C digital negative output bit 6	O
B14	GND	电源地 / Power ground	/	T22	C6	C路数字正向输出位6 / Channel C digital positive output bit 6	O
B15	GND	电源地 / Power ground	/	T23	C5N	C路数字负向输出位5 / Channel C digital negative output bit 5	O
B16	GND	电源地 / Power ground	/	T24	C5	C路数字正向输出位5 / Channel C digital positive output bit 5	O
B17	GND	电源地 / Power ground	/	U1	B7	B路数字正向输出位7 / Channel B digital positive output bit 7	O
B18	GND	电源地 / Power ground	/	U2	B7N	B路数字负向输出位7 / Channel B digital negative output bit 7	O
B19	GND	电源地 / Power ground	/	U3	NC	空 / No connect	/
B20	DORN	D路输出溢出指示负端 / Channel D output overflow indicator negative terminal	O	U4	NC	空 / No connect	/
B21	D9N	D路数字负向输出位9 / Channel D digital negative output bit 9	O	U5	VCCO	输出电源 / Output supply	/
B22	D8N	D路数字负向输出位8 / Channel D digital negative output bit 8	O	U20	VCCO	输出电源 / Output supply	/
B23	VCC	模拟电源 / Analog supply	/	U21	NC	空 / No connect	/
B24	GND	电源地 / Power ground	/	U22	NC	空 / No connect	/
C1	NC	空 / No connect	/	U23	C7N	C路数字负向输出位7 / Channel C digital negative output bit 7	O
C2	NC	空 / No connect	/	U24	C7	C路数字正向输出位7 / Channel C digital positive output bit 7	O
C3	VCC	模拟电源 / Analog supply	/	V1	NC	空 / No connect	/
C4	GND	电源地 / Power ground	/	V2	NC	空 / No connect	/
C5	VCC	模拟电源 / Analog supply	/	V3	NC	空 / No connect	/

引出端号 / Pin No.	符号 / Symbol	名称 / Name	I/O	引出端号 / Pin No.	符号 / Symbol	名称 / Name	I/O
C6	VCC	模拟电源 / Analog supply	/	V4	NC	空 / No connect	/
C7	GND	电源地 / Power ground	/	V5	GND	电源地 / Power ground	/
C8	GND	电源地 / Power ground	/	V20	GND	电源地 / Power ground	/
C9	GND	电源地 / Power ground	/	V21	NC	空 / No connect	/
C10	GND	电源地 / Power ground	/	V22	NC	空 / No connect	/
C11	GND	电源地 / Power ground	/	V23	NC	空 / No connect	/
C12	GND	电源地 / Power ground	/	V24	NC	空 / No connect	/
C13	GND	电源地 / Power ground	/	W1	NC	空 / No connect	/
C14	GND	电源地 / Power ground	/	W2	NC	空 / No connect	/
C15	GND	电源地 / Power ground	/	W3	VCCO	输出电源 / Output supply	/
C16	GND	电源地 / Power ground	/	W4	GND	电源地 / Power ground	/
C17	GND	电源地 / Power ground	/	W5	GND	电源地 / Power ground	/
C18	GND	电源地 / Power ground	/	W20	GND	电源地 / Power ground	/
C19	VCC	模拟电源 / Analog supply	/	W21	GND	电源地 / Power ground	/
C20	VCC	模拟电源 / Analog supply	/	W22	VCCO	输出电源 / Output supply	/
C21	GND	电源地 / Power ground	/	W23	NC	空 / No connect	/
C22	VCC	模拟电源 / Analog supply	/	W24	NC	空 / No connect	/
C23	NC	空 / No connect	/	Y1	NC	空 / No connect	/
C24	NC	空 / No connect	/	Y2	NC	空 / No connect	/
D1	NC	空 / No connect	/	Y3	VCCO	输出电源 / Output supply	/
D2	NC	空 / No connect	/	Y4	GND	电源地 / Power ground	/
D3	VCC	模拟电源 / Analog supply	/	Y5	GND	电源地 / Power ground	/
D4	GND	电源地 / Power ground	/	Y6	VCCO	输出电源 / Output supply	/
D5	VCCO	输出电源 / Output supply	/	Y7	VCC	模拟电源 / Analog supply	/
D6	VCC	模拟电源 / Analog supply	/	Y8	GND	电源地 / Power ground	/
D7	VCC	模拟电源 / Analog supply	/	Y9	GND	电源地 / Power ground	/
D8	GND	电源地 / Power ground	/	Y10	VCC	模拟电源 / Analog supply	/
D9	GND	电源地 / Power ground	/	Y11	VCCD	数字电源 / Digital supply	/
D10	GND	电源地 / Power ground	/	Y12	GND	电源地 / Power ground	/
D11	GND	电源地 / Power ground	/	Y13	GND	电源地 / Power ground	/
D12	GND	电源地 / Power ground	/	Y14	VCC	模拟电源 / Analog supply	/
D13	GND	电源地 / Power ground	/	Y15	VCC	模拟电源 / Analog supply	/
D14	GND	电源地 / Power ground	/	Y16	GND	电源地 / Power ground	/
D15	GND	电源地 / Power ground	/	Y17	GND	电源地 / Power ground	/
D16	GND	电源地 / Power ground	/	Y18	VCC	模拟电源 / Analog supply	/

引出端号 / Pin No.	符号 / Symbol	名称 / Name	I/O	引出端号 / Pin No.	符号 / Symbol	名称 / Name	I/O
D17	GND	电源地 / Power ground	/	Y19	VCCO	输出电源 / Output supply	/
D18	VCC	模拟电源 / Analog supply	/	Y20	GND	电源地 / Power ground	/
D19	VCC	模拟电源 / Analog supply	/	Y21	GND	电源地 / Power ground	/
D20	VCCO	输出电源 / Output supply	/	Y22	VCCO	输出电源 / Output supply	/
D21	GND	电源地 / Power ground	/	Y23	NC	空 / No connect	/
D22	VCC	模拟电源 / Analog supply	/	Y24	NC	空 / No connect	/
D23	NC	空 / No connect	/	AA1	NC	空 / No connect	/
D24	NC	空 / No connect	/	AA2	NC	空 / No connect	/
E1	NC	空 / No connect	/	AA3	VCC	模拟电源 / Analog supply	/
E2	NC	空 / No connect	/	AA4	GND	电源地 / Power ground	/
E3	VCCO	输出电源 / Output supply	/	AA5	VCCO	输出电源 / Output supply	/
E4	GND	电源地 / Power ground	/	AA6	VCC	模拟电源 / Analog supply	/
E5	GND	电源地 / Power ground	/	AA7	VCC	模拟电源 / Analog supply	/
E6	VCCO	输出电源 / Output supply	/	AA8	GND	电源地 / Power ground	/
E7	VCC	模拟电源 / Analog supply	/	AA9	GND	电源地 / Power ground	/
E8	GND	电源地 / Power ground	/	AA10	VCC	模拟电源 / Analog supply	/
E9	GND	电源地 / Power ground	/	AA11	VCCD	数字电源 / Digital supply	/
E10	GND	电源地 / Power ground	/	AA12	GND	电源地 / Power ground	/
E11	GND	电源地 / Power ground	/	AA13	GND	电源地 / Power ground	/
E12	GND	电源地 / Power ground	/	AA14	VCC	模拟电源 / Analog supply	/
E13	GND	电源地 / Power ground	/	AA15	VCC	模拟电源 / Analog supply	/
E14	GND	电源地 / Power ground	/	AA16	GND	电源地 / Power ground	/
E15	GND	电源地 / Power ground	/	AA17	GND	电源地 / Power ground	/
E16	GND	电源地 / Power ground	/	AA18	VCC	模拟电源 / Analog supply	/
E17	GND	电源地 / Power ground	/	AA19	VCC	模拟电源 / Analog supply	/
E18	VCC	模拟电源 / Analog supply	/	AA20	VCCO	输出电源 / Output supply	/
E19	VCCO	输出电源 / Output supply	/	AA21	GND	电源地 / Power ground	/
E20	GND	电源地 / Power ground	/	AA22	VCC	模拟电源 / Analog supply	/
E21	GND	电源地 / Power ground	/	AA23	NC	空 / No connect	/
E22	VCCO	输出电源 / Output supply	/	AA24	NC	空 / No connect	/
E23	NC	空 / No connect	/	AB1	NC	空 / No connect	/
E24	NC	空 / No connect	/	AB2	NC	空 / No connect	/
F1	NC	空 / No connect	/	AB3	VCC	模拟电源 / Analog supply	/
F2	NC	空 / No connect	/	AB4	GND	电源地 / Power ground	/
F3	VCCO	输出电源 / Output supply	/	AB5	VCC	模拟电源 / Analog supply	/

引出端号 / Pin No.	符号 / Symbol	名称 / Name	I/O	引出端号 / Pin No.	符号 / Symbol	名称 / Name	I/O
F4	GND	电源地 / Power ground	/	AB6	GND	电源地 / Power ground	/
F5	GND	电源地 / Power ground	/	AB7	VCC	模拟电源 / Analog supply	/
F20	GND	电源地 / Power ground	/	AB8	GND	电源地 / Power ground	/
F21	GND	电源地 / Power ground	/	AB9	GND	电源地 / Power ground	/
F22	VCCO	输出电源 / Output supply	/	AB10	VCC	模拟电源 / Analog supply	/
F23	NC	空 / No connect	/	AB11	VCCD	数字电源 / Digital supply	/
F24	NC	空 / No connect	/	AB12	GND	电源地 / Power ground	/
G1	NC	空 / No connect	/	AB13	GND	电源地 / Power ground	/
G2	NC	空 / No connect	/	AB14	VCC	模拟电源 / Analog supply	/
G3	NC	空 / No connect	/	AB15	VCC	模拟电源 / Analog supply	/
G4	NC	空 / No connect	/	AB16	GND	电源地 / Power ground	/
G5	GND	电源地 / Power ground	/	AB17	GND	电源地 / Power ground	/
G20	GND	电源地 / Power ground	/	AB18	VCC	模拟电源 / Analog supply	/
G21	NC	空 / No connect	/	AB19	GND	电源地 / Power ground	/
G22	NC	空 / No connect	/	AB20	VCC	模拟电源 / Analog supply	/
G23	NC	空 / No connect	/	AB21	GND	电源地 / Power ground	/
G24	NC	空 / No connect	/	AB22	VCC	模拟电源 / Analog supply	/
H1	A7	A路数字正向输出位7 / Channel A digital positive output bit 7	O	AB23	NC	空 / No connect	/
H2	A7N	A路数字负向输出位7 / Channel A digital negative output bit 7	O	AB24	NC	空 / No connect	/
H3	NC	空 / No connect	/	AC1	GND	电源地 / Power ground	/
H4	NC	空 / No connect	/	AC2	VCC	模拟电源 / Analog supply	/
H5	VCCO	输出电源 / Output supply	/	AC3	B8N	B路数字负向输出位8 / Channel B digital negative output bit 8	O
H20	VCCO	输出电源 / Output supply	/	AC4	B9N	B路数字负向输出位9 / Channel B digital negative output bit 9	O
H21	NC	空 / No connect	/	AC5	BORN	B路输出溢出指示负端 / Channel B output overflow indicator negative terminal	O
H22	NC	空 / No connect	/	AC6	GND	电源地 / Power ground	/
H23	D7N	D路数字负向输出位7 / Channel D digital negative output bit 7	O	AC7	DiodC	输入温度二极管阴极 / Input temperature diode cathode	O
H24	D7	D路数字正向输出位7 / Channel D digital positive output bit 7	O	AC8	GND	电源地 / Power ground	/
J1	A5	A路数字正向输出位5 / Channel A digital positive output bit 5	O	AC9	VCC	模拟电源 / Analog supply	/
J2	A5N		O	AC10	NC	空 / No connect	/

引出端号 / Pin No.	符号 / Symbol	名称 / Name	I/O	引出端号 / Pin No.	符号 / Symbol	名称 / Name	I/O
		A路数字负向输出位5 / Channel A digital negative output bit 5					
J3	A6	A路数字正向输出位6 / Channel A digital positive output bit 6	O	AC11	SYNCN	输入同步信号负向端 / Input sync signal negative terminal	I
J4	A6N	A路数字负向输出位6 / Channel A digital negative output bit 6	O	AC12	GND	电源地 / Power ground	/
J5	GND	电源地 / Power ground	/	AC13	GND	电源地 / Power ground	/
J20	GND	电源地 / Power ground	/	AC14	scan1	扫描模式信号端1 / Scan mode signal terminal 1	I
J21	D6N	D路数字负向输出位6 / Channel D digital negative output bit 6	O	AC15	rstn	SPI初始化端口 / SPI initialization port	I
J22	D6	D路数字正向输出位6 / Channel D digital positive output bit 6	O	AC16	csn	SPI片选信号端口 / SPI chip-select signal port	I
J23	D5N	D路数字负向输出位5 / Channel D digital negative output bit 5	O	AC17	miso	SPI数据输出端口 / SPI data output port	O
J24	D5	D路数字正向输出位5 / Channel D digital positive output bit 5	O	AC18	NC	空 / No connect	/
K1	A3	A路数字正向输出位3 / Channel A digital positive output bit 3	O	AC19	GND	电源地 / Power ground	/
K2	A3N	A路数字负向输出位3 / Channel A digital negative output bit 3	O	AC20	CORN	C路输出溢出指示负端 / Channel C output overflow indicator negative terminal	O
K3	A4	A路数字正向输出位4 / Channel A digital positive output bit 4	O	AC21	C9N	C路数字负向输出位9 / Channel C digital negative output bit 9	O
K4	A4N	A路数字负向输出位4 / Channel A digital negative output bit 4	O	AC22	C8N	C路数字负向输出位8 / Channel C digital negative output bit 8	O
K5	VCC	模拟电源 / Analog supply	/	AC23	VCC	模拟电源 / Analog supply	/
K20	VCC	模拟电源 / Analog supply	/	AC24	GND	电源地 / Power ground	/
K21	D4N	D路数字负向输出位4 / Channel D digital negative output bit 4	O	AD1	GND	电源地 / Power ground	/
K22	D4	D路数字正向输出位4 / Channel D digital positive output bit 4	O	AD2	VCC	模拟电源 / Analog supply	/
K23	D3N	D路数字负向输出位3 / Channel D digital negative output bit 3	O	AD3	B8	B路数字正向输出位8 / Channel B digital positive output bit 8	O
K24	D3	D路数字正向输出位3 / Channel D digital positive output bit 3	O	AD4	B9	B路数字正向输出位9 / Channel B digital positive output bit 9	O
L1	A1	A路数字正向输出位1 / Channel A digital positive output bit 1	O	AD5	BOR	B路输出溢出指示正端 / Channel B output overflow indicator positive terminal	O
L2	A1N	A路数字负向输出位1 / Channel A digital negative output bit 1	O	AD6	GND	电源地 / Power ground	/
L3	A2		O	AD7	DiodA		I

引出端号 / Pin No.	符号 / Symbol	名称 / Name	I/O	引出端号 / Pin No.	符号 / Symbol	名称 / Name	I/O
		A路数字正向输出位2 / Channel A digital positive output bit 2				输入温度二极管阳极 / Input temperature diode anode	
L4	A2N	A路数字负向输出位2 / Channel A digital negative output bit 2	O	AD8	NC	空 / No connect	/
L5	GND	电源地 / Power ground	/	AD9	GND	电源地 / Power ground	/
L20	GND	电源地 / Power ground	/	AD10	NC	空 / No connect	/
L21	D2N	D路数字负向输出位2 / Channel D digital negative output bit 2	O	AD11	SYNCP	输入同步信号正向端 / Input sync signal positive terminal	I
L22	D2	D路数字正向输出位2 / Channel D digital positive output bit 2	O	AD12	CLK	时钟输入正向端 / Clock input positive terminal	I
L23	D1N	D路数字负向输出位1 / Channel D digital negative output bit 1	O	AD13	CLKN	时钟输入负向端 / Clock input negative terminal	I
L24	D1	D路数字正向输出位1 / Channel D digital positive output bit 1	O	AD14	scan0	扫描模式信号端0 / Scan mode signal terminal 0	I
M1	ADR	A路数据输出时钟正端 / Channel A data output clock positive terminal	O	AD15	scan2	扫描模式信号端2 / Scan mode signal terminal 2	I
M2	ADRN	A路数据输出时钟负端 / Channel A data output clock negative terminal	O	AD16	sclk	SPI串行时钟输入端 / SPI serial clock input terminal	I
M3	A0	A路数字正向输出位0 / Channel A digital positive output bit 0	O	AD17	mosi	SPI数据输入端口 / SPI data input port	I
M4	A0N	A路数字负向输出位0 / Channel A digital negative output bit 0	O	AD18	NC	空 / No connect	/
M5	VCC	模拟电源 / Analog supply	/	AD19	GND	电源地 / Power ground	/
M20	VCC	模拟电源 / Analog supply	/	AD20	COR	C路输出溢出指示正端 / Channel C output overflow indicator positive terminal	O
M21	D0N	D路数字负向输出位0 / Channel D digital negative output bit 0	O	AD21	C9	C路数字正向输出位9 / Channel C digital positive output bit 9	O
M22	D0	D路数字正向输出位0 / Channel D digital positive output bit 0	O	AD22	C8	C路数字正向输出位8 / Channel C digital positive output bit 8	O
M23	DDRN	D路数据输出时钟负端 / Channel D data output clock negative terminal	O	AD23	VCC	模拟电源 / Analog supply	/
M24	DDR	D路数据输出时钟正端 / Channel D data output clock positive terminal	O	AD24	GND	电源地 / Power ground	/

推荐工作条件 / Recommended Operating Conditions

English: - Supply voltage (VCC) to GND: 3.2V~3.4V - Supply voltage (VCCO) to GND: 1.7V~1.9V - Supply voltage (VCCD) to GND: 1.7V~1.9V - Operating temperature range (TC): -40°C~85°C - Clock input power: -9dBm~2dBm - Clock source jitter (fIN=1.0GHz): ≤150fs - Clock duty cycle (single-channel mode): 48%~52% - Clock duty cycle (dual-channel mode): 40%~60% - Clock duty cycle (quad-channel mode): 40%~60% - SPI clock frequency (fSCLK): 10MHz - Digital I/O input low level (VIL): 0V~0.5V - Digital I/O input high level (VIH): 3.0V~3.3V

Note: see the appendix notes for the cross-reference against the foreign product.

中文： - 电源电压（VCC）to GND：3.2V~3.4V - 电源电压（VCCO）to GND：1.7V~1.9V - 电源电压（VCCD）to GND：1.7V~1.9V - 工作温度范围（TC）：-40°C~85°C - 时钟输入功率：-9dBm~2dBm - 时钟源jitter（fIN=1.0GHz）：≤150fs - 时钟占空比（单通道模式）：48%~52% - 时钟占空比（双通道模式）：40%~60% - 时钟占空比（四通道模式）：40%~60% - SPI 时钟频率（fSCLK）：10MHz - 数字I/O 输入低电平（VIL）：0V~0.5V - 数字I/O 输入高电平（VIH）：3.0V~3.3V

注：请查看附件说明中替代国外产品情况说明。

绝对最大额定值 / Absolute Maximum Ratings

English: - Supply voltage (VCC) to GND: 4.0V - Supply voltage (VCCO) to GND: 2.5V - Supply voltage (VCCD) to GND: 2.5V - Storage temperature (Tstg): -55°C~125°C - Junction temperature (TJ): 125°C

中文： - 电源电压（VCC）to GND：4.0V - 电源电压（VCCO）to GND：2.5V - 电源电压（VCCD）to GND：2.5V - 贮存温度（Tstg）：-55°C~125°C - 结温（TJ）：125°C

性能指标 / Performance Specifications

Conditions / 条件（除另有规定外 / unless otherwise specified）: VCC=3.3V, VCCO=VCCD=1.8V, GND=0V, -40°C≤TC≤85°C.

特性 / Parameter	符号 / Symbol	条件 / Conditions	最小 / Min	典型值 / Typical	最大 / Max	单位 / Unit
分辨率 / Resolution	RES	—		10		Bits
最大采样率 / Maximum sampling rate	SRmax	4 通道模式，fIN=1200MHz / Quad-channel mode, fIN=1200MHz	—	—	1.25	GSPS
最大采样率 / Maximum sampling rate	SRmax	单通道模式，fIN=1200MHz / Single-channel mode, fIN=1200MHz	—	—	5.0	GSPS
功耗 / Power consumption	PW1	4 通道模式，FS=1.25GSPS / Quad-channel mode, FS=1.25GSPS	—	6	7.2	W
功耗 / Power consumption	PW2	4 通道模式，FS=1.25GSPS，待机模式 / Quad-channel mode, FS=1.25GSPS, standby mode	—	0.63	1.5	W
微分非线性误差1 / Differential nonlinearity error 1	EDL1	4 通道模式，FS=1.25GSPS，fIN=100MHz	-0.99	±0.3	0.99	LSB

特性 / Parameter	符号 / Symbol	条件 / Conditions	最小 / Min	典型值 / Typical	最大 / Max	单位 / Unit
微分非线性误差2 / Differential nonlinearity error 2	EDL2	单通道模式，FS=5.0GSPS，fIN=100MHz	-0.99	±0.3	0.99	LSB
积分非线性误差1 / Integral nonlinearity error 1	EL1	4 通道模式，FS=1.25GSPS，fIN=100MHz	-3.0	±1.5	3.0	LSB
积分非线性误差2 / Integral nonlinearity error 2	EL2	单通道模式，FS=5.0GSPS，fIN=100MHz	-3.0	±1	3.0	LSB
串扰 / Crosstalk	CT	4 通道模式，FS=1.25GSPS，TC=25°C，fIN=100MHz	55	70	—	dB
有效位1 / Effective number of bits 1	ENOB1	4 通道模式，FS=1.25GSPS，fIN=1200MHz	6.5	7.7	—	bits
有效位2 / Effective number of bits 2	ENOB2	单通道模式，FS=5.0GSPS，fIN=1200MHz	6.5	7.7	—	bits
信噪比1 / Signal-to-noise ratio 1	SNR1	4 通道模式，FS=1.25GSPS，fIN=1200MHz	41	49	—	dBFS
信噪比2 / Signal-to-noise ratio 2	SNR2	单通道模式，FS=5.0GSPS，fIN=1200MHz	41	49	—	dBFS
总谐波失真1 / Total harmonic distortion 1	THD1	4 通道模式，FS=1.25GSPS，fIN=1200MHz	45	55	—	dBFS
总谐波失真2 / Total harmonic distortion 2	THD2	单通道模式，FS=5.0GSPS，fIN=1200MHz	44	54	—	dBFS
无杂散动态范围1 / Spurious-free dynamic range 1	SFDR1	4 通道模式，FS=1.25GSPS，fIN=1200MHz	45	57	—	dBc
无杂散动态范围2 / Spurious-free dynamic range 2	SFDR2	单通道模式，FS=5.0GSPS，fIN=1200MHz	45	55	—	dBc
时钟输入频率 / Clock input frequency	fCLK	4 通道模式 / Quad-channel mode	0.4	—	2.5	GHz
LVDS 差分输出电压 / LVDS differential output voltage	VOD	4 通道模式，FS=1.25GSPS	150	350	500	mV
LVDS 共模输出电压 / LVDS common-mode output voltage	VOS		0.9	1.2	1.5	V
逻辑输入高电平电压 / Logic input high level	VIH		2.5	—	—	V
逻辑输入低电平电压 / Logic input low level	VIL		—	—	0.5	V

注：典型值为常温测试数据。/ Note: typical values are room-temperature test data.

主要特性曲线图（电特性测试图）/ Typical Characteristic Curves (Electrical Test Plots)

English: 1. FFT spectrum at analog input 620MHz (quad-channel mode). 2. FFT spectrum at analog input 1200MHz (quad-channel mode). 3. FFT spectrum at analog input 620MHz (single-channel mode). 4. FFT

spectrum at analog input 1200MHz (single-channel mode). 5. Differential error (EDL) curve (quad-channel mode). 6. Differential error (EDL) curve (single-channel mode). 7. Linearity error (EL) curve (quad-channel mode). 8. Linearity error (EL) curve (single-channel mode). 9. ENOB vs. input frequency (Fin). 10. SFDR vs. input frequency (Fin). 11. SNR/SFDR vs. analog input power. 12. SNR/SFDR vs. clock input power.

中文： 1、模拟输入620MHz 条件下FFT 谱线（4 通道模式）。2、模拟输入1200MHz 条件下FFT 谱线（4 通道模式）。3、模拟输入620MHz 条件下FFT 谱线（单通道模式）。4、模拟输入1200MHz 条件下FFT 谱线（单通道模式）。5、微分误差（EDL）曲线（4 通道模式）。6、微分误差（EDL）曲线（单通道模式）。7、线性误差（EL）曲线（4 通道模式）。8、线性误差（EL）曲线（单通道模式）。9、ENOB 随输入频率（Fin）变化的曲线。10、SFDR 随输入频率（Fin）变化的曲线。11、SNR/SFDR 随模拟输入功率变化的曲线。12、SNR/SFDR 随时钟输入功率变化的曲线。




Figure 5: FFT spectrum, fCLK=2500MHz, fin=620MHz




Figure 6: FFT spectrum, fCLK=2500MHz, fin=1200MHz




Figure 7: FFT spectrum, fCLK=2500MHz, fin=620MHz




Figure 8: FFT spectrum, fCLK=2500MHz, fin=1200MHz




Figure 9: Differential error (EDL) test curve




Figure 10: Differential error (EDL) test curve




Figure 11: Linearity error (EL) curve




Figure 12: Linearity error (EL) curve




Figure 13: ENOB vs. input frequency (FIN)




Figure 14: SFDR vs. input frequency (FIN)




Figure 15: SNR/SFDR vs. analog input power, fIN=1200MHz




Figure 16: SNR/SFDR vs. clock input power, FS=2.5GHz, fIN=600MHz, TA=25°C

典型应用线路图 / Typical Application Circuit




Figure 17: SXA013 typical peripheral circuit diagram




Figure 18: Analog front-end circuit




Figure 19: Clock front-end circuit




图19　时钟前端电路




Figure 20: Power supply filtering

单元模块及工作原理 / Functional Blocks and Operating Principles

1、模拟输入 / 1. Analog Input

English: The analog input voltage of the SXA013 is 500mVpp (typical), not adjustable.

In the figure, X represents the four channels A\B\C\D. The ADC input has a differential 100Ω resistance formed by two 50Ω resistors in series; the midpoint of the resistors connects to the common-mode generation circuit, providing the self-bias common-mode voltage for the ADC analog input in AC input operation.

中文： SXA013 的模拟输入电压为500mVpp（典型值），不可调。

本产品包含四个通道，图中X 代表A\B\C\D 四个通道，其中ADC 输入有差分100Ω 电阻，由两个50Ω 电阻串联构成，电阻中间连接共模产生电路，为ADC 模拟输入提供AC 输入时的自偏置共模电压。




Figure 21: Analog input equivalent circuit

2、时钟端口 / 2. Clock Port

English: To fully exploit the performance of the chip, a differential signal should be used as the sampling clock at the SXA013 clock inputs (CLK+ and CLKN), with the duty cycle controlled within 45%~55%. Use a transformer or a clock driver to AC-couple this signal to the CLK+ and CLKN pins; the clock signal amplitude at the clock port must be controlled above 0dBm. These pins are internally biased and require no other bias.

High-speed, high-resolution ADCs are very sensitive to the quality of the clock input signal. At a given input frequency (fA), the SNR degradation caused by aperture jitter (tJ) alone is calculated as:

SNRJITTER = −20×log10(2×π×fA×tJ)

In this formula, the RMS aperture jitter represents the root-mean-square of all jitter sources, including the clock input, the analog input signal, and the ADC aperture jitter specification. Intermediate-frequency (IF) undersampling applications are particularly sensitive to jitter.

中文： 为了充分发挥芯片性能，应利用一个差分信号作为SXA013 采样时钟输入端（CLK+和CLI-）的时钟信号，占空比控制在45%~55%范围内。使用变压器或时钟驱动器将该信号交流耦合到CLK+引脚和CLK-引脚，到时钟端口的时钟信号幅度需要控制在0dBm 以上。这些引脚都是内部偏置，无需其他偏置。

高速、高分辨率的ADC 对时钟输入信号的质量很敏感。在给定的输入频率(fA)下，仅由孔径抖动(tJ)造成的信噪比下降计算公式是：

SNRJITTER=−20×log10(2×π×fA×tJ)

在这个公式中，均方根孔径抖动代表所有抖动源的均方根，包括时钟输入、模拟输入信号和ADC 孔径抖动规格。中频（IF）欠采样应用对抖动特别敏感。




Figure 22: Clock input equivalent circuit




Figure 23: Ideal SNR vs. analog input frequency and jitter

3、上电/断电要求和上电复位功能 / 3. Power-Up/Power-Down Requirements and Power-On Reset

English: ① No power-up/power-down sequencing requirements. ② Power-on reset: via the main pad rstn with low assertion (hardware reset), or by writing a 1 to the swreset bit via SPI (software reset).

中文： ① 无上下电要求；② 上电复位：通过低断言rstn 的主pad（硬件复位）或者SPI 在swreset 位中写入一个1(软件复位)。

4、输入共模 / 4. Input Common Mode

English: The analog input of the SXA013 is internally biased to a common-mode voltage, and this voltage is not adjustable; whether the external input is AC- or DC-coupled, this common-mode voltage is always present.

中文： SXA013 的模拟输入在内部偏置到共模电压，且该电压不可调，无论外部需要AC 还是DC方式输入，该共模电压一直存在。

5、基准电压 / 5. Reference Voltage

English: This ADC is provided with the current required for ADC operation by a current reference, which is not adjustable.

中文： 该ADC 由电流基准提供ADC 工作需要的电流，不可调。

6、温度二极管 / 6. Temperature Diode

English: The SXA013 integrates a diode-based temperature sensor for measuring the chip temperature. The two terminals of the diode are brought out through chip PADs; using the force-current/measure-voltage method with a current of 1mA, the voltage across the diode at the current temperature is measured, and the temperature value is then looked up from the temperature curve.

中文： SXA013 内置了一个基于二极管的温度传感器，用于测量芯片温度。二极管两端通过芯片PAD 引出，通过加流测压方式，电流大小为1mA，测试当前温度下二极管两端电压值大小，再通过温度曲线查找温度值。




Figure 24: Typical voltage response of the temperature diode

7、掉电和待机模式 / 7. Power-Down and Standby Modes

English: The SXA013 can be configured into standby mode via SPI. See the register configuration section for details.

中文： SXA013 通过SPI 可以将器件配置为待机模式。具体请参考寄存器配置章节。

8、数字输出 / 8. Digital Outputs

English: An LVDS output interface is used.

中文： 采用LVDS 输出接口。

9、多芯片同步 / 9. Multi-Chip Synchronization

English: SYNCP and SYNCN have LVDS electrical characteristics. The signal is active high and should remain valid for at least 5 Tclk clock cycles to operate correctly.

This signal is used for internal synchronization. Its behavior can be selected via SPI (RM and the SYNC register).

The SYNC register allows the internal sync signal to be extended so that different chips can be aligned for multi-channel applications. The extra time can be programmed from 0 to 15 input clock cycles.

The RM bit (control register) describes the behavior of the SYNC signal: - If RM is set low, the internal clock is locked while sync is active. - If RM is set high, the internal clock keeps toggling during sync and resynchronizes only on the falling edge of sync. (This is to avoid the data PPL being unlocked.)

A SYNCP/SYNCN pulse must be used when the following ADC modes change: standby, DMUX mode, test mode (2), channel mode. For other ADC modes, no SYNCP/SYNCN pulse is required.

For example: when the ADC switches from standby mode (full mode or partial mode) to normal mode, a sync pulse must be used; when the ADC switches from quad-channel mode to single-channel mode, a sync pulse is mandatory.

For test sequences, the SYNCP/SYNCN pulse is mandatory: when the ADC switches from normal operating mode to ramp or flash mode (in normal mode the test source is off and must be initialized after entering test mode); however, when the ADC switches from test mode (ramp or flash) back to normal mode, this pulse is not required.

中文： SYNCP，SYNCN 具有LVDS 的电特性。它为高有效，且应该持续至少在5Tclk 时钟周期工作正常。

该信号用于内部同步。它的行为可以通过SPI（RM 和同步寄存器）进行选择。

同步寄存器允许扩展内部同步信号，以便为多通道应用程序对齐不同的芯片。额外的时间可以编程为0 到15 个输入时钟周期。

RM 位（控制寄存器）描述SYNC 信号的行为： - 如果RM 设置为低，那么当同步处于有效时，内部时钟将被锁定。 - 如果RM 设置为高，内部时钟将在同步期间继续切换，并且只在同步的下降沿重新同步。（这是为了避免数据PPL 未锁定）

当以下ADC 模式发生变化时，必须使用SYNCP，SYNCN 脉冲：待机，DMUX 模式，测试模式（2），通道模式。对于其他ADC 模式，不需要执行SYNCP，SYNCN 脉冲。

例如：当ADC 从待机模式（全模式或部分模式）切换到正常模式时，必须使用同步脉冲；当ADC 从4 路模式切换到单路模式时，同步脉冲是必须的。

对于测试序列，SYNCP，SYNCN 脉冲是强制性的：当ADC 从正常运行模式切换到坡道或闪光模式时（在正常模式测试源是关闭的，进入测试模式后需要初始化），但是当ADC 从测试模式（ramp 或flash）切换到正常模式时，不需要该脉冲。




Figure 25: ADC quad-channel mode SYNC timing, RM=0, SYNC register y = 3 (adjustable 0 to 15 cycles)




Figure 26: ADC quad-channel mode SYNC timing, RM=1, SYNC register y = 3 (adjustable 0 to 15 cycles)




Figure 27: ADC SYNC timing conditions

寄存器 / Registers

1、内存映射 / 1. Memory Map

English: None.

中文： 无。

2、默认值 / 2. Default Values

English: After reset, the key registers are loaded with default values. The register default values are given in the memory map register table.

中文： 复位后，关键寄存器加载默认值。寄存器的默认值在存储器映射寄存器表中。

3、逻辑电平 / 3. Logic Levels

English: The logic level terms are explained as follows: "bit is set" means "the bit is set to logic 1" or "the bit is written with logic 1"; "bit is cleared" means "the bit is set to logic 0" or "the bit is written with logic 0"; X denotes a don't-care bit.

中文： 逻辑电平术语的解释如下："位已设置"即"该位已设置为逻辑 1"或"该位已写入逻辑 1"。"清除位"即"该位已设置为逻辑 0"或"该位已写入逻辑 0"。X 表示无关位。

4、通道特定寄存器 / 4. Channel-Specific Registers

English: None.

中文： 无。

5、SPI 软复位 / 5. SPI Soft Reset

English: After writing 1 to register 0x04 to issue a soft reset command, several ns are required before recovery. When used in application settings, ensure sufficient delay is programmed into the firmware after the soft reset before starting operation.

中文： 将 1 打到寄存器 0x04 发出软复位指令后，需要数ns 才能恢复。当用于应用设置时，确保在开始运行之前软复位编程到固件中有足够的延迟。

6、内存映射寄存器表 / 6. Memory Map Register Table

表2 寄存器映射 / Table 2. Register Map

地址 / Address	标签 / Label	描述 / Description	R/W	默认设置 / Default
共模寄存器 / Common registers				
0x01	控制寄存器 / Control register	ADC 模式（通道模式）/ ADC mode (channel mode); 待机 / Standby; 二进制/格雷 / Binary/Gray; 测试模式 开启/关闭 / Test mode on/off; 带宽选择 / Bandwidth select; 复位模式（RM）/ Reset mode (RM)	R/W	4 通道模式（1.25GSPS）/ Quad-channel mode (1.25GSPS); 非待机 / Non-standby; 二进制码 / Binary code; 测试模式关闭 / Test mode off; 额定带宽 / Rated bandwidth; SYNC 期间锁定 / Lock during SYNC
0x02	STATUS	状态寄存器 / Status register	只读 / Read-only	
0x04	SWRESET	软件SPI 复位 / Software SPI reset	R/W	不复位 / No reset
0x05	TEST	测试模式 / Test mode	R/W	测试图=坡道 / Test pattern = ramp
0x06	SYNC	复位XDR，XDRN(4 位)后，在ADC数据备用上的可编程延迟，其中X=A,B,C,D / Programmable delay on the ADC data outputs after resetting XDR, XDRN (4 bits), where X=A,B,C,D	R/W	0 个额外时钟周期 / 0 extra clock cycles
0x0F	通道选择 / Channel select	通道X 选择 / Channel X select	R/W	0x0000
每个通道寄存器（X=A/B/C/D）/ Per-channel registers (X=A/B/C/D)				

地址 / Address	标签 / Label	描述 / Description	R/W	默认设置 / Default
0x10	Cal Ctrl X	通道X 校准控制寄存器 / Channel X calibration control register	R/W	
0x11	Cal Ctrl X Mlbx	通道X 状态/忙电流校准 / Channel X status/ busy current calibration	只读 / Read-only	
0x12	Status X	通道X 全局状态 / Channel X global status	只读 / Read-only	
0x13	Trimmer X	通道X 阻抗微调 / Channel X impedance trim	R/W	0x07
0x20	Ext Offset X	通道X 外部失调调整 / Channel X external offset adjustment	R/W	0 LSB
0x21	Offset X	通道X 失调调整 / Channel X offset adjustment	只读 / Read-only	0 LSB
0x22	Ext Gain X	通道X 外部失调调节 / Channel X external offset adjustment	R/W	0 dB
0x23	Gain X	通道X 失调调节 / Channel X offset adjustment	只读 / Read-only	0 dB
0x24	Ext Phase X	通道X 外部相位调节 / Channel X external phase adjustment	R/W	0 ps
0x25	Phase X	通道X 相位调节 / Channel X phase adjustment	只读 / Read-only	0 ps

注：1.所以寄存器都长达16 位. 2.外部增益/失调/相位调节寄存器对应于可以编写外部值来校准ADC 的增益/失调/相位参数的寄存器。增益/失调/相位寄存器为只读寄存器。它们提供增益/失调/相位参数的内部设置。一旦完成任一校准，外部和只读寄存器应给出相同的结果。 / Notes: 1. All registers are 16 bits long. 2. The external gain/offset/phase adjustment registers correspond to registers into which external values can be written to calibrate the ADC gain/offset/phase parameters. The gain/offset/phase registers are read-only registers; they provide the internal settings of the gain/offset/phase parameters. Once any calibration is completed, the external and read-only registers should give the same result.

表3 控制寄存器映射：地址0x01 / Table 3. Control Register Map: Address 0x01

Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Unused<1:0>		0	TEST	0	RM	未使用 / Unused	BDW	B/G	未使用 / Unused	STDBY<1:0>		ADCMODE<3:0>			

表4 控制寄存器描述 / Table 4. Control Register Description

位 / Bit	标签 / Label	值 / Value	描述 / Description	默认设置 / Default
ADCMODE<3:0>		00XX		0000

位 / Bit	标签 / Label	值 / Value	描述 / Description	默认设置 / Default
			4 通道模式（单通道1.25GSPS）/ Quad-channel mode (1.25GSPS per channel)	
		0100	2 通道模式（通道A 和C，单通道2.5GSPS）/ Dual-channel mode (channels A and C, 2.5GSPS per channel)	
		0101	2 通道模式（通道B 和C，单通道2.5GSPS）/ Dual-channel mode (channels B and C, 2.5GSPS per channel)	
		0110	2 通道模式（通道A 和D，单通道2.5GSPS）/ Dual-channel mode (channels A and D, 2.5GSPS per channel)	
		0111	2 通道模式（通道B 和D，单通道2.5GSPS）/ Dual-channel mode (channels B and D, 2.5GSPS per channel)	
		1000	单通道模式（通道A，5GSPS）/ Single-channel mode (channel A, 5GSPS)	
		1001	单通道模式（通道B，5GSPS）/ Single-channel mode (channel B, 5GSPS)	
		1010	单通道模式（通道C，5GSPS）/ Single-channel mode (channel C, 5GSPS)	
		1011	单通道模式（通道D，5GSPS）/ Single-channel mode (channel D, 5GSPS)	
		1100	共模输入模式，并行采样（通道A）/ Common-mode input mode, parallel sampling (channel A)	
		1101	共模输入模式，并行采样（通道B）/ Common-mode input mode, parallel sampling (channel B)	
		1110	共模输入模式，并行采样（通道C）/ Common-mode input mode, parallel sampling (channel C)	
		1111	共模输入模式，并行采样（通道D）/ Common-mode input mode, parallel sampling (channel D)	4 通道模式 / Quad-channel mode
STDBY<1:0>		00	全有效模式 / Fully active mode	00
		01	待机 通道A/通道B：-如果选择4 通道模式，通道A 和通道B 待机；-如果选择2 通道模式，通道A 或通道B 待机；-如果选择单通道模式，全待机；-如果选择共模输入模式，全待机 / Standby channels A/B: in quad mode channels A and B standby; in dual mode channel A or B standby; in single-channel mode full standby; in common-mode input mode full standby	
		10	待机 通道C/通道D：-如果选择4 通道模式，通道C 和通道D 待机；-如果选择2 通道模式，通道C 或通道D 待机；-如果选择单通道模式，全待机；-如果选择共模输入模式，全待机 / Standby channels C/D: in quad mode channels C and D standby; in dual mode channel C or D standby; in single-channel mode full standby; in common-mode input mode full standby	
		11	全待机 / Full standby	全有效模式 / Fully active mode
B/G		0	二进制 / Binary	0
		1	格雷 / Gray	二进制码 / Binary code
BDW		0	正常带宽（典型值1GHz）/ Normal bandwidth (typical 1GHz)	0
		1	全带宽 / Full bandwidth	正常带宽 / Normal bandwidth

位 / Bit	标签 / Label	值 / Value	描述 / Description	默认设置 / Default
TEST		0	非测试模式 / Non-test mode	0
		1	参考模式有效，参见测试寄存器 / Reference mode active; see the TEST register	非测试模式 / Non-test mode
RM (1)		0	当同步处于有效状态时，内部时钟不会切换 / When sync is active, the internal clock does not toggle	
		1	当同步处于有效状态时，为内部时钟& DataREADY 未停止模式 / Internal clock & DataREADY non-stop mode while sync is active	0

注：1.在使用RM=1 的应用中，只有从SYNC[0001]到SYNC[1111]的编码是允许的。/ Note: 1. In applications using RM=1, only encodings from SYNC[0001] to SYNC[1111] are allowed.

表5 控制寄存器设置（地址0x01：Bit7 到Bit0）/ Table 5. Control Register Settings (Address 0x01: Bit7 to Bit0) — 标签 / Labels: Bit7 = B/G，Bit6 = 未使用 / Unused，Bit5~Bit4 = STDBY<1:0>，Bit3~Bit0 = ADCMODE<3:0>

描述 / Description	Bit7 (B/G)	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
4 通道模式 单通道1.25GSPS / Quad-channel mode, 1.25GSPS per channel	X	X	X	X	0	0	X	X
2 通道模式（通道A 和C）单通道最大2.5GSPS / Dual-channel (A and C), max 2.5GSPS per channel	X	X	X	X	0	1	0	0
2 通道模式（通道B 和C）单通道最大2.5GSPS / Dual-channel (B and C), max 2.5GSPS per channel	X	X	X	X	0	1	0	1
2 通道模式（通道A 和D）单通道最大2.5GSPS / Dual-channel (A and D), max 2.5GSPS per channel	X	X	X	X	0	1	1	0
2 通道模式（通道B 和D）单通道最大2.5GSPS / Dual-channel (B and D), max 2.5GSPS per channel	X	X	X	X	0	1	1	1
单通道模式（通道A，最大5GSPS）/ Single-channel (A, max 5GSPS)	X	X	X	X	1	0	0	0
单通道模式（通道B，最大5GSPS）/ Single-channel (B, max 5GSPS)	X	X	X	X	1	0	0	1
单通道模式（通道C，最大5GSPS）/ Single-channel (C, max 5GSPS)	X	X	X	X	1	0	1	0
单通道模式（通道D，最大5GSPS）/ Single-channel (D, max 5GSPS)	X	X	X	X	1	0	1	1
共模输入模式，并行采样 1.25 Gsps max（通道A）/ Common-mode input mode, parallel sampling, max 1.25GSPS (A)	X	X	X	X	1	1	0	0
共模输入模式，并行采样 1.25 Gsps max（通道B）/ (B)	X	X	X	X	1	1	0	1
共模输入模式，并行采样 1.25 Gsps max（通道C）/ (C)	X	X	X	X	1	1	1	0
共模输入模式，并行采样 1.25 Gsps max（通道D）/ (D)	X	X	X	X	1	1	1	1
非待机 / Non-standby	X	X	0	0	X	X	X	X
通道A，B 待机 / Channels A, B standby	X	X	0	1	X	X	X	X
通道C，D 待机 / Channels C, D standby	X	X	1	0	X	X	X	X
全待机 / Full standby	X	X	1	1	X	X	X	X
二进制码 / Binary code	0	X	X	X	X	X	X	X
格雷码 / Gray code	1	X	X	X	X	X	X	X

表6 控制寄存器设置（地址0x01：Bit15 到Bit8）/ Table 6. Control Register Settings (Address 0x01: Bit15 to Bit8) — 标签 / Labels: Bit15~Bit14 = 未使用<1:0> / Unused<1:0>，Bit13 = 保留 / Reserved，Bit12 = TEST，Bit11 = 保留 / Reserved，Bit10 = 未使用 / Unused，Bit9 = 未使用 / Unused，Bit8 = BDW

描述 / Description	Bit15	Bit14	Bit13	Bit12	Bit11	Bit10	Bit9	Bit8
额定带宽 / Rated bandwidth	X	X	0	X	0	X	X	0
全带宽 / Full bandwidth	X	X	0	X	0	X	X	1
测试模式关闭 / Test mode off	X	X	0	0	0	X	X	X
测试模式开启 / Test mode on	X	X	0	1	0	X	X	X

注：当测试模式被激活时，必须向ADC 应用SYNCP，SYNCN 信号。/ Note: when test mode is activated, the SYNCP/SYNCN signal must be applied to the ADC.

表7 ADCMODE 和STBY 允许组合 / Table 7. Allowed ADCMODE and STDBY Combinations — 标签 / Labels: Bit7 = B/G，Bit6 = 未使用 / Unused，Bit5~Bit4 = STDBY<1:0>，Bit3~Bit0 = ADCMODE<3:0>（Bit7、Bit6 均为 X / Bit7 and Bit6 are X in all rows）

描述 / Description	STDBY<1:0> (Bit5~Bit4)	ADCMODE<3:0> (Bit3~Bit0)
4 通道模式，最大1.25GSPS，不待机 / Quad-channel, max 1.25GSPS, non-standby	00	0000 (Bit3~Bit0: 0,0,X,X per source)
4 通道模式，最大1.25GSPS，通道A 和B 待机 / Quad, channels A and B standby	01	0000
4 通道模式，最大1.25GSPS，通道C 和D 待机 / Quad, channels C and D standby	10	0000
4 通道模式，最大1.25GSPS，全待机 / Quad, full standby	11	0000
2 通道模式，最大2.5GSPS（通道A 和C），不待机 / Dual (A and C), non-standby	00	0100
2 通道模式，最大2.5GSPS（通道A 和C），通道A 待机 / Dual (A and C), channel A standby	01	0100
2 通道模式，最大2.5GSPS（通道A 和C），通道C 待机 / Dual (A and C), channel C standby	10	0100
2 通道模式，最大2.5GSPS（通道A 和C），全待机 / Dual (A and C), full standby	11	0100
2 通道模式，最大2.5GSPS（通道B 和C），不待机 / Dual (B and C), non-standby	00	0101
2 通道模式，最大2.5GSPS（通道B 和C），通道B 待机 / Dual (B and C), channel B standby	01	0101
2 通道模式，最大2.5GSPS（通道B 和C），通道C 待机 / Dual (B and C), channel C standby	10	0101
2 通道模式，最大2.5GSPS（通道B 和C），全待机 / Dual (B and C), full standby	11	0101
2 通道模式，最大2.5GSPS（通道A 和D），不待机 / Dual (A and D), non-standby	00	0110
	01	0110

描述 / Description	STDBY<1:0> (Bit5~Bit4)	ADCMODE<3:0> (Bit3~Bit0)
2 通道模式，最大2.5GSPS（通道A 和D），通道A 待机 / Dual (A and D), channel A standby		
2 通道模式，最大2.5GSPS（通道A 和D），通道D 待机 / Dual (A and D), channel D standby	10	0110
2 通道模式，最大2.5GSPS（通道A 和D），全待机 / Dual (A and D), full standby	11	0110
2 通道模式，最大2.5GSPS（通道B 和D），不待机 / Dual (B and D), non-standby	00	0111
2 通道模式，最大2.5GSPS（通道B 和D），通道B 待机 / Dual (B and D), channel B standby	01	0111
2 通道模式，最大2.5GSPS（通道B 和D），通道D 待机 / Dual (B and D), channel D standby	10	0111
2 通道模式，最大2.5GSPS（通道B 和D），全待机 / Dual (B and D), full standby	11	0111
单通道模式（通道A，最大5GSPS），不待机 / Single (A, max 5GSPS), non-standby	00	1000
单通道模式（通道B，最大5GSPS），不待机 / Single (B, max 5GSPS), non-standby	00	1001
单通道模式（通道C，最大5GSPS），不待机 / Single (C, max 5GSPS), non-standby	00	1010
单通道模式（通道D，最大5GSPS），不待机 / Single (D, max 5GSPS), non-standby	00	1011
单通道模式（通道A，5GSPS），全待机 / Single (A, 5GSPS), full standby	01 或10 或11 / 01 or 10 or 11	1000
单通道模式（通道B，5GSPS），全待机 / Single (B, 5GSPS), full standby	01 或10 或11	1001
单通道模式（通道C，5GSPS），全待机 / Single (C, 5GSPS), full standby	01 或10 或11	1010
单通道模式（通道D，5GSPS），全待机 / Single (D, 5GSPS), full standby	01 或10 或11	1011
共模输入模式（通道A，1.25 Gsps），不待机 / Common-mode input (A, 1.25GSPS), non-standby	00	1100
共模输入模式（通道B，1.25 Gsps），不待机 / Common-mode input (B), non-standby	00	1101
共模输入模式（通道C，1.25 Gsps），不待机 / Common-mode input (C), non-standby	00	1110
共模输入模式（通道D，1.25 Gsps），不待机 / Common-mode input (D), non-standby	00	1111
共模输入模式（通道A，1.25 Gsps），全待机 / Common-mode input (A), full standby	01 或10 或11	1100
共模输入模式（通道B，1.25 Gsps），全待机 / Common-mode input (B), full standby	01 或10 或11	1101
共模输入模式（通道C，1.25 Gsps），全待机 / Common-mode input (C), full standby	01 或10 或11	1110
共模输入模式（通道D，1.25 Gsps），全待机 / Common-mode input (D), full standby	01 或10 或11	1111

表8 STATUS 寄存器映射：地址0x02 / Table 8. STATUS Register Map: Address 0x02

Bit 15~Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
未使用 / Unused	ADCXUP<3:0>			

表9 STATUS 寄存器描述 / Table 9. STATUS Register Description

位标签 / Bit Label	值 / Value	描述 / Description	默认设置 / Default
ADCXUP<3:0>	XXX0	ADC A 待机 / ADC A standby	1111
	XXX1	ADC A 激活 / ADC A active	
	XX0X	ADC B 待机 / ADC B standby	
	XX1X	ADC B 激活 / ADC B active	
	X0XX	ADCC 待机 / ADC C standby	
	X1XX	ADC C 激活 / ADC C active	
	0XXX	ADC D 待机 / ADC D standby	
	1XXX	ADC D 激活 / ADC D active	

表10 SWRESET 寄存器映射：地址0x04 / Table 10. SWRESET Register Map: Address 0x04

Bit 15~Bit 1	Bit 0
未使用 / Unused	SWRESET

表11 SWRESET 寄存器描述 / Table 11. SWRESET Register Description

位 / Bit	标签 / Label	值 / Value	描述 / Description	默认设置 / Default
SWRESET		0	无软件复位 / No software reset	0
		1	无条件软件重置（见注）/ Unconditional software reset (see note)	无软件复位 / No software reset

注：全局软件重置将重置所有设计寄存器（配置寄存器以及设计数字部分的任何触发器）。这些位在一些ns 时间后，自动重置为0.没有必要通过外部访问清除它。/ Note: a global software reset resets all design registers (the configuration registers and any flip-flops in the digital part of the design). These bits automatically reset to 0 after several ns; there is no need to clear them via external access.

表12 TEST 寄存器映射：地址0x05 / Table 12. TEST Register Map: Address 0x05

Bit 15~Bit 4	Bit 3~Bit 2	Bit 1	Bit 0
未使用 / Unused	未使用 / Unused "00"	Flash M	TESTM

表13 TEST 寄存器描述 / Table 13. TEST Register Description

位 / Bit	标签 / Label	值 / Value	描述 / Description	默认设置 / Default
TESTM		0	同时递增ramp 11 位（0 到2047）/ Simultaneously incrementing ramp, 11 bits (0 to 2047)	0

位 / Bit	标签 / Label	值 / Value	描述 / Description	默认设置 / Default
		1	Flashing 模式（参考Bit 1 和Bit 2 选择Flashing 1 周期）/ Flashing mode (see Bit 1 and Bit 2 for Flashing 1-period selection)	递增ramp / Incrementing ramp
FlashM		00	每个ADC，Flashing 11 模式=1（每10 个00 模式7FF 模式）/ Per ADC, Flashing 11 mode = 1 (one 7FF pattern per ten 00 patterns)	00
		01	每个ADC，Flashing 12 模式=1（每11 个00 模式7FF 模式）/ Per ADC, Flashing 12 mode = 1 (one 7FF pattern per eleven 00 patterns)	
		10	每个ADC，Flashing 16 模式=1（每15 个00 模式7FF 模式）/ Per ADC, Flashing 16 mode = 1 (one 7FF pattern per fifteen 00 patterns)	Flashing 11 模式 / Flashing 11 mode

注：1.只有当控制寄存器（地址0x01）的bit 12（TEST）为1 时，才会考虑TESTM。2.当测试模式被激活时，必须向ADC 应用SYNCP、SYNCN 信号。3.当bit 0 设置为1 时，必须使用Bit 1 和Bit 2 选择Flashing 1 周期（11,12 或16）。默认Flashing 1 周期是11 周期。4. Flashing 模式7FF 模式在11 位（超量程位+数据10-bit）。5. Ramp mode：11 位（超量程位+数据10-bit）。 / Notes: 1. TESTM is considered only when bit 12 (TEST) of the control register (address 0x01) is 1. 2. When test mode is activated, the SYNCP/SYNCN signal must be applied to the ADC. 3. When bit 0 is set to 1, Bit 1 and Bit 2 must be used to select the Flashing 1 period (11, 12, or 16); the default Flashing 1 period is 11 periods. 4. The Flashing-mode 7FF pattern is 11 bits (overrange bit + 10-bit data). 5. Ramp mode: 11 bits (overrange bit + 10-bit data).




Figure 28: Ramp mode

注：1.X=A,B,C,或D。2.当ramp 测试模式激活且在复位期间，输出处于复位前的值。/ Notes: 1. X = A, B, C, or D. 2. When ramp test mode is active and during reset, the output holds the value from before the reset.

表14 ramp 模式编码（二进制计数）/ Table 14. Ramp Mode Encoding (Binary Count) — 列 / Columns: XOR, X9, X8, X7, X6, X5, X4, X3, X2, X1, X0

English: The output counts up in binary from all-0: row 1 = 0 0 0 0 0 0 0 0 0 0 0; subsequent rows increment X0, X1, … in binary counting order (0…1, 0…10, 0…11, 0…100, 0…101, ……), up to 1 1 1 1 1 1 1 1 1 0 1 / 1 1 1 1 1 1 1 1 1 1 0 / 1 1 1 1 1 1 1 1 1 1 1, then wraps to 0 0 0 0 0 0 0 0 0 0 0. Note: X = A, B, C, or D.

中文： 输出自全 0 起按二进制递增计数：首行 = 0 0 0 0 0 0 0 0 0 0 0；其后各行依次递增（……），直至 1 1 1 1 1 1 1 1 1 1 1，再回绕至全 0。注：X=A,B,C 或D。

表14 Ramp 模式编码（二进制计数）

XOR	X9	X8	X7	X6	X5	X4	X3	X2	X1	X0
0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0	0	0	1
0	0	0	0	0	0	0	0	0	1	0
0	0	0	0	0	0	0	0	0	1	1
0	0	0	0	0	0	0	0	1	0	0
0	0	0	0	0	0	0	0	1	0	1
……										
1	1	1	1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	1	1	1	0
1	1	1	1	1	1	1	1	1	1	1
0	0	0	0	0	0	0	0	0	0	0

注：X=A,B,C 或 D




Figure 29: Flashing mode (11 mode)

注：1. X=A,B,C 或D。2. i = 0, 1, 2 …, 8, 9。3.在flashing 12 和16 模式，11 个内部时钟周期分别变为12 和16。/ Notes: 1. X = A, B, C, or D. 2. i = 0, 1, 2, …, 8, 9. 3. In flashing 12 and 16 modes, the 11 internal clock cycles become 12 and 16, respectively. (Figure heading in source: 22个时钟周期（11个内部时钟周期） / 22 clock cycles (11 internal clock cycles).)

表15 Flashing 模式编码（11 模式） / Table 15. Flashing Mode Encoding (11 Mode) — 列 / Columns: 周期 / Cycle, XOR, X9, X8, X7, X6, X5, X4, X3, X2, X1, X0

周期 / Cycle	XOR	X9~X0
N	1	1 1 1 1 1 1 1 1 1 1
N+1	0	0 0 0 0 0 0 0 0 0 0
N+2	0	0 0 0 0 0 0 0 0 0 0
N+3	0	0 0 0 0 0 0 0 0 0 0
N+4	0	0 0 0 0 0 0 0 0 0 0
N+5	0	0 0 0 0 0 0 0 0 0 0
N+6	0	0 0 0 0 0 0 0 0 0 0

周期 / Cycle	XOR	X9~X0
N+7	0	0 0 0 0 0 0 0 0 0 0
N+8	0	0 0 0 0 0 0 0 0 0 0
N+9	0	0 0 0 0 0 0 0 0 0 0
N+10	0	0 0 0 0 0 0 0 0 0 0
N+11	1	1 1 1 1 1 1 1 1 1 1
N+12	0	0 0 0 0 0 0 0 0 0 0

注：X=A,B,C 或D。/ Note: X = A, B, C, or D.

表16 SYNC 寄存器映射：地址0x06 / Table 16. SYNC Register Map: Address 0x06

Bit 15~Bit 4	Bit 3~Bit 0
未使用 / Unused	SYNC<3:0>

表17 SYNC 寄存器描述 / Table 17. SYNC Register Description

位 / Bit	标签 / Label	值 / Value	描述 / Description	默认设置 / Default
SYNC<3:0>		0000	0 时钟周期 / 0 clock cycles	0000 (1)
		0001	启动前1 个外部时钟周期（CLK）/ 1 external clock cycle (CLK) before start	
		…	…	
		1111	启动前15 个外部时钟周期（CLK）/ 15 external clock cycles (CLK) before start	

表18 CHANNEL SELECTOR 寄存器映射：地址0x0F / Table 18. CHANNEL SELECTOR Register Map: Address 0x0F

Bit 15~Bit 3	Bit 2~Bit 0
未使用 / Unused	Channel Selector <2:0>

表19 CHANNEL SELECTOR 寄存器描述 / Table 19. CHANNEL SELECTOR Register Description

位 / Bit	标签 / Label	值 / Value	描述 / Description	默认设置 / Default
SYNC<3:0>		000	没有通道选择（只能访问公共寄存器）/ No channel selected (only common registers accessible)	000
		001	通道A 选择来访问每通道寄存器 / Channel A selected to access per-channel registers	
		010	通道B 选择来访问每通道寄存器 / Channel B selected	
		011	通道C 选择来访问每通道寄存器 / Channel C selected	
		100	通道D 选择来访问每通道寄存器 / Channel D selected	
		其它 / Others	没有通道选择（只能访问公共寄存器）/ No channel selected (only common registers accessible)	没有通道选择 / No channel selected

注：在访问每个寄存器之前，应该设置通道选择寄存器，以便确定目标是哪个通道。/ Note: before accessing each register, the channel select register should be set to determine which channel is the target.

表20 CAL 控制寄存器映射：地址0x10 / Table 20. CAL Control Register Map: Address 0x10

Bit 15~Bit 8	Bit 7~Bit 6	Bit 5	Bit 4~Bit 3	Bit 2~Bit 1	Bit 0
未使用 / Unused	PCALCTRL X<1:0>	X	GCALCTRL X<1:0>	OCALCTRL X<1:0>	"00"

表21 CAL 控制寄存器描述 / Table 21. CAL Control Register Description

位 / Bit	标签 / Label	值 / Value	描述 / Description	默认设置 / Default
OCALCTRL X<1:0>		00	选择通道的空闲模式 / Idle mode of the selected channel	00
		01	选择通道的空闲模式 / Idle mode of the selected channel	
		10	选择通道的外部失调调节（将外部失调寄存器内容转换为当前失调寄存器）/ External offset adjustment of the selected channel (transfers the external offset register content to the current offset register)	
		11	选择通道的空闲模式 / Idle mode of the selected channel	
GCALCTRL X<1:0>		00	选择通道的空闲模式 / Idle mode	00
		01	选择通道的空闲模式 / Idle mode	
		10	选择通道的外部增益调节（将外部增益寄存器内容转换为当前增益寄存器）/ External gain adjustment of the selected channel (transfers the external gain register content to the current gain register)	
		11	选择通道的空闲模式 / Idle mode	
PCALCTRL X<1:0>		00	选择通道的空闲模式 / Idle mode	00
		01	选择通道的空闲模式 / Idle mode	
		10	选择通道的外部相位调节（将外部相位寄存器内容转换为当前相位寄存器）/ External phase adjustment of the selected channel (transfers the external phase register content to the current phase register)	
		11	选择通道的空闲模式 / Idle mode	

注：1.写入寄存器将启动相应的操作。在这种情况下，邮箱的Status/Busy 位（见下）被断言直到操作结束。（在校准/调优过程结束时，CAL 控制寄存器相关的位部分未重置为默认值）2.如果对不同的校准进行排序，它们将按照下面定义的优先级顺序依次执行：-增益优先于失调和相位；-失调优先于相位。ADC 的传递函数由以下公式给出：传递函数结果=失调+（输入增益）。 / Notes: 1. Writing to the register starts the corresponding operation; in this case, the Status/Busy bit of the mailbox (see below) is asserted until the operation ends. (At the end of the calibration/tuning process, the relevant bit fields of the CAL control register are not reset to their default values.) 2. If different calibrations are queued, they execute sequentially in the priority order defined below: gain has priority over offset and phase; offset has priority over phase. The ADC transfer function is given by: transfer function result = offset + (input gain).

表22 CAL 控制寄存器邮箱寄存器映射：地址0x11 / Table 22. CAL Control Register Mailbox Register Map: Address 0x11

Bit 15~Bit 3	Bit 2~Bit 0
Unused<12:0>	STATUS/BUSY X

表23 GLOBAL STATUS 寄存器映射：地址0x12 / Table 23. GLOBAL STATUS Register Map: Address 0x12

Bit 15~Bit 1	Bit 0
未使用 / Unused	STBY X

GLOBAL STATUS 寄存器描述（原件编号为表27）/ GLOBAL STATUS Register Description (numbered Table 27 in the source)

位 / Bit	标签 / Label	值 / Value	描述 / Description	默认设置 / Default
STBY X		0	选择通道处于待机 / Selected channel is in standby	0
		1	选择通道激活 / Selected channel is active	

表24 TRIMMER 寄存器映射：地址0x13 / Table 24. TRIMMER Register Map: Address 0x13

Bit 15~Bit 4	Bit 3~Bit 0
未使用 / Unused	TRIMMER X<3:0>

表25 TRIMMER 寄存器描述 / Table 25. TRIMMER Register Description

位 / Bit	标签 / Label	值 / Value	描述 / Description	默认设置 / Default
TRIMMER X<3:0>		0000	+10.00Ω	0111 (50Ω)
		0001	+8.34Ω	
		0010	+6.77Ω	
		0011	+5.29Ω	
		0100	+3.89Ω	
		0101	+2.57Ω	
		0110	+1.31Ω	
		0111	+0.11Ω	
		1000	–1.03Ω	
		1001	–2.12Ω	
		1010	–3.15Ω	
		1011	–4.14Ω	
		1100	–5.09Ω	
		1101	–5.99Ω	
		1110	–6.86Ω	
		1111	–7.69Ω	

注：R = 3 + (114 / [2 + 0.06 ×(8× bit3 + 4 × bit2 + 2 ×bit1 + 1 × bit0)]) –实际结果（仿真）与上面给出的不完全一样。/ Note: R = 3 + (114 / [2 + 0.06 × (8×bit3 + 4×bit2 + 2×bit1 + 1×bit0)]) — the actual result (simulation) is not exactly the same as given above.

表26 外部失调控制寄存器映射：地址0x20 / Table 26. External Offset Control Register Map: Address 0x20

Bit 15~Bit 10	Bit 9~Bit 0
Unused	EXTERNAL OFFSET X<9:0> (1)(2)(3)

表27 外部失调控制寄存器描述 / Table 27. External Offset Control Register Description

位 / Bit	标签 / Label	值 / Value	描述 / Description	默认设置 / Default
EXTERNAL OFFSET X<9:0>		0x000	应用的最大正偏移量 / Maximum positive offset applied	0x200
		0x1FF	应用的最小正偏移量 / Minimum positive offset applied	
		0x200	0 LSB Offset	0 LSB Offset
		0x200	应用的最小负偏移量 / Minimum negative offset applied	
		0x3FF	应用的最大负偏移量 / Maximum negative offset applied	

注：1.失调变化范围：~± 40 LSB, 1024 步长。2.所选通道的当前失调由外部失调控制器控制，但仅当在选择通道的CAL 控制寄存器中通过SPI 放置请求时才更新。3.ADC 的传递函数由下式给出：传输函数结果=失调+(输入增益)。 / Notes: 1. Offset variation range: ~±40 LSB, 1024 steps. 2. The current offset of the selected channel is controlled by the external offset controller, but is updated only when a request is placed via SPI in the CAL control register of the selected channel. 3. The ADC transfer function is given by: transfer function result = offset + (input gain).

表28 失调控制寄存器映射：地址0x21 / Table 28. Offset Control Register Map: Address 0x21

Bit 15~Bit 10	Bit 9~Bit 0
Unused	OFFSET X<9:0>（见注 / see notes)

表29 失调控制寄存器描述 / Table 29. Offset Control Register Description — 内容与表27 相同 / Contents are the same as Table 27: EXTERNAL OFFSET X<9:0>, values 0x000 = maximum positive offset applied, 0x1FF = minimum positive offset applied, 0x200 = 0 LSB Offset (default), 0x200 = minimum negative offset applied, 0x3FF = maximum negative offset applied; notes 1–3 are the same as Table 27.

表30 外部增益控制寄存器映射：地址0x22 / Table 30. External Gain Control Register Map: Address 0x22

Bit 15~Bit 10	Bit 9~Bit 0
Unused	EXTERNAL GAIN X<9:0> (1)(2)(3)

表31 外部增益控制寄存器描述 / Table 31. External Gain Control Register Description

位 / Bit	标签 / Label	值 / Value	描述 / Description	默认设置 / Default
EXTERNAL GAIN X<9:0>		0x000	增益缩小到最小可达值 / Gain reduced to the minimum reachable value	0x200
		0x200	0 dB gain	0 dB gain
		0x200		

位 / Bit	标签 / Label	值 / Value	描述 / Description	默认设置 / Default
			默认增益（无修正，实际增益随过程散射）/ Default gain (no correction; actual gain varies with process spread)	
		…..		
		0x3FF	增益增大到最大可达值 / Gain increased to the maximum reachable value	

注：1.失调变化范围：~±10%, 1024 步长(1 step ~0.02%)。2.所选通道的当前失调由外部失调控制器控制，但仅当在选择通道的CAL 控制寄存器中通过SPI 放置请求时才更新。3.ADC 的传递函数由下式给出：传输函数结果=失调+(输入增益)。 / Notes: 1. Offset variation range: ~±10%, 1024 steps (1 step ~0.02%). 2. The current offset of the selected channel is controlled by the external offset controller, but is updated only when a request is placed via SPI in the CAL control register of the selected channel. 3. The ADC transfer function is given by: transfer function result = offset + (input gain).

表32 增益控制寄存器映射：地址0x23 / Table 32. Gain Control Register Map: Address 0x23

Bit 15~Bit 10	Bit 9~Bit 0
Unused	GAIN X<9:0> (1)(2)(3)

表33 增益控制寄存器描述 / Table 33. Gain Control Register Description — 内容与表31 相同 / Contents are the same as Table 31 ; notes 1–3 are the same as Table 31.

表34 外部相位寄存器映射：地址0x24 / Table 34. External Phase Register Map: Address 0x24

Bit 15~Bit 10	Bit 9~Bit 0
Unused	EXTERNAL PHASE X<9:0> (1)(2)

表35 外部相位控制寄存器描述 / Table 35. External Phase Control Register Description

位 / Bit	标签 / Label	值 / Value	描述 / Description	默认设置 / Default
EXTERNAL PHASE X<9:0>		0x000	对选择的通道孔径延迟进行~ -15ps 校正 / Apply ~-15ps correction to the aperture delay of the selected channel	0x200
		0x200	在ADC X 孔径延迟 0ps 校正 / 0ps correction at the ADC X aperture delay	0ps 校正 / 0ps correction
		…		
		0x3FF	对选择的通道孔径延迟进行~ +15ps 校正 / Apply ~+15ps correction to the aperture delay of the selected channel	

注：1.内部采样时钟的边沿延迟控制范围：~±15 ps (1 step ~30 fs)。2.所选通道的当前孔径延迟由外部失调控制器控制，但仅当在选择通道的CAL 控制寄存器中通过SPI 放置请求时才更新。 / Notes: 1. Internal sampling clock edge delay control range: ~±15 ps (1 step ~30 fs). 2. The current aperture delay of the selected channel is controlled by the external offset controller, but is updated only when a request is placed via SPI in the CAL control register of the selected channel.

表36 相位寄存器映射：地址0x25 / Table 36. Phase Register Map: Address 0x25

Bit 15~Bit 10	Bit 9~Bit 0
Unused	PHASE X<9:0>（见注 / see notes）

表37 相位控制寄存器描述 / Table 37. Phase Control Register Description — 内容与表35 相同 / Contents are the same as Table 35.

电源地间保护 / Power-to-Ground Protection

English: To improve the anti-static capability of the device, the following ESD protection loops exist between the various supply pins inside the device. The forward conduction voltage drop of each ESD protection device is approximately 0.35V; during power-up and normal use, prolonged forward conduction of these ESD protection devices should be avoided.

中文： 为了提高器件的抗静电能力，器件内部的各电源引脚之间存在如下的静电保护回路，每个ESD 保护管的正向导通压降约0.35V，上电及正常使用中应避免这些ESD 保护管长时间正向导通。




Figure 30: ESD protection circuit between internal supplies

注意事项 / Precautions

1、产品安装注意事项 / 1. Product Installation Precautions

English: 1) Pay attention to device orientation during soldering to avoid soldering it in the wrong orientation. 2) Instruments and meters used for debugging the circuit must share a good common ground. PCB design must maintain good grounding and power-supply decoupling. 3) Take care not to reverse the power supply or short the input/output pins to the power supply, which can easily damage the circuit.

中文： 1) 焊接时请注意器件方向，以免焊错。 2) 调试电路所用的仪器、仪表一定要有良好的统一接地。PCB 板设计请务必保持接地良好、电源去耦。 3) 应注意不要将电源接反及输入输出端与电源短路，易造成电路损坏。

2、产品使用注意事项 / 2. Product Usage Precautions

English: 1) It is recommended to reset the circuit first after power-up before use. 2) Pay attention to the ambient temperature in actual use, and take care of heat dissipation. 3) After power-up, a SYNC synchronization pulse must be applied; after any circuit state change, a SYNC signal must be applied for

synchronization. 4) Power-up requirement: it is recommended that the analog supply and the digital supply power up simultaneously. 5) Exceeding the absolute maximum ratings may cause permanent damage to the device. These are maximum ratings only and do not imply that the device can operate normally under these conditions or under any other conditions beyond those shown in this product manual. Long-term operation at the absolute maximum ratings will affect device reliability. 6) In applications, a large-area PCB ground is recommended. This eliminates potential differences that may exist due to different ground points and reduces the influence of board-generated capacitance on the circuit. 7) Each supply pin requires one 1μF or 0.1μF capacitor placed close to it. 8) For the analog input section, if differential input is used, the differential input traces must be of equal length. 9) The digital supply and the analog supply must be separated.

中文： 1) 推荐上电后首先对电路进行复位，再进行使用。 2) 建议实际使用时关注环境温度，并注意散热。 3) 上电后需要打SYNC 同步脉冲，电路状态改变后必须打SYNC 信号进行同步； 4) 上电要求：推荐模拟电源、数字电源同时上电； 5) 超出绝对最大额定值可能会导致器件永久性损坏。这只是额定最大值，不表示在这些条件下或者在任何其它超出本产品手册中所示的条件下，器件能够正常工作。长期在绝对最大额定值条件下工作会影响器件的可靠性； 6) 应用中，建议PCB 大面积接地。这样可以消除由于接地点的不同而可能存在的电位不同，同时可以降低电路板产生的电容对电路的影响。 7) 每个电源引脚需要就近接1 个1μF 或0.1μF 的电容。 8) 模拟输入部分，如果采取差分输入，差分输入部分走线必须等长。 9) 数字电源和模拟电源需要分开。

3、产品防护注意事项 / 3. Product Protection Precautions

English: 1) Storage temperature/humidity and environment requirements for finished products in warehouse: temperature 10°C～25°C, relative humidity 25%～70%, ESD sensitivity Class 1B (500~999V). All pins of this circuit have ESD protection structures; however, high-energy electrical pulses can still damage the circuit, so ESD protection should be observed during testing, handling, and storage. 2) Product storage period: counted from the inspection-lot identification code date; if warehoused products are stored for more than 36 months, they shall be moved to the overdue-product cabinet, and the products may be used only after passing re-inspection. 3) It is recommended to use the product within 4 hours after opening; if exposed to air for more than 4 hours, high-temperature baking at 150°C for 8h is recommended, followed by vacuum packaging and storage in a dry cabinet. 4) Avoid dropping during use to prevent mechanical stress damage. 5) Exceeding the absolute maximum ratings may cause permanent damage to the device. The maximum ratings do not imply that the device can operate normally under these conditions or under any other conditions beyond those shown in this product manual. Long-term operation at the absolute maximum ratings will affect device reliability. 6) Plastic-packaged circuits easily absorb moisture, causing delamination; keep the surrounding environment dry during use, and store under vacuum packaging at room temperature in a dry environment.

中文： 1) 成品库贮存的温湿度和环境要求：温度10°C～25°C，相对湿度25%～70%、静电放电敏感度1B 等级（500~999V）。该电路所有引出端均有静电保护结构，不过大能量电脉冲仍然可能损坏电路，因此在测试、搬运、储藏过程中，应注意静电防护。 2) 产品贮存期：从检验批识别代码日期算起，入库产品贮存期超过36 个月时产品应归入超期产品专柜存放，产品须复检合格后方能使用。 3) 建议拆封后4 小时内使用，如在空气中暴露超过4 小时，建议进行150°C，8h 的高温烘焙后抽真空包装，放置于干燥柜中存放。 4) 在使用过程中应避免跌落以免造成机械应力损伤。 5) 超出绝对最大额定值可能会导致器件永久性损坏。额定最大值不表示在这些条件下或者在任何其它超出本产品手册中所示的条件下，器件能够正常工作。长期在绝对最大额定值条件下工作会影响器件的可靠性。 6) 塑封电路易吸潮导致分层，使用时应注意保持周围环境干燥，存储时应真空包装储存于常温、干燥环境下。

4、电装说明 / 4. Assembly Instructions

English: 1) The moisture sensitivity level of this product is MSL3. The allowable exposure time to the external environment after removing the product from the moisture-barrier bag, after dry storage or baking, and before reflow soldering is: ≤30°C/60RH%, 168h. 2) If device storage conditions cannot be controlled or traced, bake strictly at 125°C for 8h before assembly. 3) If the assembly environment temperature/humidity cannot be guaranteed at ≤30°C/60RH%, complete soldering within 12h after baking. 4) After baking, the product is highly susceptible to static electricity; observe ESD protection throughout all operations. 5) For board-level assembly using leaded reflow soldering (Sn63Pb37), the recommended peak temperature range is 210°C~235°C; the maximum peak temperature should not exceed 235°C; time within ±5°C of the peak temperature ≤20s; time above liquidus 60~90s; ramp-up rate 2~4°C/s; ramp-down rate 2~6°C/s. 6) For board-level assembly using lead-free reflow soldering (SAC305), the recommended peak temperature range is 230°C~245°C; the maximum peak temperature should not exceed 260°C; time within ±5°C of the peak temperature ≤20s; time above liquidus 60~90s; ramp-up rate 2~4°C/s; ramp-down rate 2~6°C/s. 7) If a mixed assembly process requires elevated temperature, ensure the device body temperature does not exceed 260°C (device body temperature is measured at the top surface of the device during reflow). 8) This product uses lead-free solder balls, material SAC305.

中文： 1) 本产品潮湿敏感等级为MSL3，将产品从防潮袋中取出、进行干燥储存或烘干后到回流焊前所暴露在外部环境的允许时间为：≤30°C/60RH%，168h； 2) 若器件储存条件无法控制或追溯，请在电装前严格执行125°C，8h 烘烤； 3) 若电装环境温湿度无法保证≤30°C/60RH%，请在烘烤后12h 内完成焊接； 4) 产品烘烤后，极易产生静电，所有操作过程需要注意ESD 防护； 5) 板级组装采用有铅回流焊（Sn63Pb37）时，推荐峰值温度范围210°C~235°C，最大峰值温度不建议超过235°C，峰值温度±5°C以内停留时间≤20s，液相线以上停留时间60~90s，升温速率2~4°C/s，降温速率2~6°C/s； 6) 板级组装采用无铅回流焊（SAC305）时，推荐峰值温度范围230°C~245°C，最大峰值温度不建议超过260°C，峰值温度±5°C以内停留时间≤20s，液相线以上停留时间60~90s，升温速率2~4°C/s，降温速率2~6°C； 7) 若混合电装工艺需要温度升高，应保证器件本体温度最高不超过260°C（器件本体温度测量点位于回流焊时器件上表面）； 8) 本产品采用无铅焊球，材料为SAC305。

5、热阻 / 5. Thermal Resistance

表38 封装热阻 / Table 38. Package Thermal Resistance

项目 / Item	实测值 / Measured Value	依据标准及方法 / Standard and Method
Rthja（结到环境的热阻）/ Rthja (junction-to-ambient thermal resistance)	14.3 K/W	JESD51-2 集成电路自然对流热测试环境要求及测试方法 / JESD51-2, natural-convection thermal test environmental requirements and test method for integrated circuits
Rthjt(结到器件顶面的热阻) / Rthjt (junction-to-package-top thermal resistance)	1.375 K/W	JESD51-14 一维传热路径双界面分离法 / JESD51-14, two-interface separation method for one-dimensional heat-transfer paths
Rthj-bottom（结到器件底面的热阻）/ Rthj-bottom (junction-to-package-bottom thermal resistance)	1.241 K/W	JESD51-14 拐点理论器件内部结构分层得到 / JESD51-14, obtained by inflection-point-theory layering of the device internal structure

常见故障及处理办法 / Common Faults and Troubleshooting

English: 1. No output signal: check whether there is clock input at the clock pins; check that the power and ground connections are normal; ensure the input voltage and reference voltage are accurate; whether a SYNC pulse was used after a circuit state change. 2. Output data jitter: check the external circuits and connections; ensure the reference voltage is stable. 3. Unstable device operation: check the power supply and ensure the supply voltage is stable.

中文： 1、无输出信号：检查时钟引出端是否有时钟输入，检查电源、地信号连接是否正常，保证输入电压、基准电压准确；电路状态改变后是否使用SYNC 脉冲； 2、输出数据抖动：检查外部电路和连接，保证基准电压稳定。 3、器件工作不稳定：检查电源，保证电源电压稳定。

联系方式 / Contact Information

English: - Felix Lai - Email: felix@shenxinic.com - Phone: +852 51367095 - Website: shenxinic.com

中文： - Felix Lai - 邮箱：felix@shenxinic.com - 电话：+852 51367095 - 官网：shenxinic.com

---

附加说明 / Additional Notes

English: 1. First release date of this manual: July 2026. 2. Product status: ☑ Production (this model is currently in production; formal products are available). ☐ Pre-release (this model has not yet entered formal production; samples are available). 3. Model suffix difference explanation: SXA013-M1, SXA013-M2, and SXA013-M3 differ in quality grade. 4. Cross-reference notes vs. the foreign product: The absolute maximum ratings and nominal values of the SXA013 supplies are consistent with the foreign product; the recommended supply ranges differ slightly from the foreign product datasheet; the package height is slightly higher than the foreign product; the signal-to-noise ratio (SNR) and signal-to-noise-and-distortion ratio (SINAD) are close to the foreign product; the operating temperature range is wider than the foreign product. The SXA013 is pin-compatible with the foreign product and can realize a functional replacement of the foreign product. For detailed descriptions of the main functions of the SXA013, refer to the foreign product datasheet; where this manual differs from the foreign product datasheet, this manual prevails. If you have any questions, please contact technical support personnel for technical support.

中文： 1. 本说明书首次发布日期：2026 年7 月。 2. 本产品状态：☑生产（该产品型号目前已在生产，可以提供正式产品） ☐预发布（该产品型号尚未投入正式生产，可以提供样品） 3. 型号后缀差异性说明：SXA013-M1、SXA013-M2、SXA013-M3 质量等级差异。 4. 替代国外产品情况说明：SXA013 电源绝对最大额定值和标称值与国外产品一致，电源推荐范围与国外产品器件手册稍有差异，封装高度比国外产品略高，信噪比（SNR）与信噪失真比（SINAD）与国外产品接近，工作温度范围比国外产品宽。SXA013 与国外产品管脚兼容，可实现对国外产品的功能替换。SXA013 主要功能的详细描述可以参考国外产品数据手册，当与国外产品数据手册不一致时，以本产品说明书为准，如有疑问请联系技术支持人员，以获得技术支持。

1）绝对最大额定值对比 / 1) Absolute Maximum Ratings Comparison

附表1 绝对最大额定值对比 / Appendix Table 1. Absolute Maximum Ratings Comparison

参数 / Parameter	SXA013 规范要求 / SXA013 Specification	国外产品器件手册 / Foreign Product Datasheet	比对结果 / Comparison Result
模拟电源电压（VCC）/ Analog supply voltage (VCC)	4V	4V	一致 / Consistent
数字电源电压（VCCD）/ Digital supply voltage (VCCD)	2.5V	2.5V	一致 / Consistent
输出电源电压（VCCO）/ Output supply voltage (VCCO)	2.5V	2.5V	一致 / Consistent
贮存温度（Tstg）/ Storage temperature (Tstg)	-65°C~150°C	-55°C~150°C	较宽 / Wider
结温（TJ）/ Junction temperature (TJ)	125°C	125°C	一致 / Consistent
耐焊接温度（Th）（20s）/ Soldering temperature withstand (Th) (20s)	260°C	--	/

2）推荐工作条件对比 / 2) Recommended Operating Conditions Comparison

附表2 推荐工作条件对比 / Appendix Table 2. Recommended Operating Conditions Comparison

参数 / Parameter	SXA013 规范要求 / SXA013 Specification	国外产品器件手册 / Foreign Product Datasheet	比对结果 / Comparison Result
模拟电源电压（VCC）/ Analog supply voltage (VCC)	3.15 V～3.45V	3.3V	有差异 / Different
数字电源电压（VCCD）/ Digital supply voltage (VCCD)	1.7V～1.9V	1.8V	有差异 / Different
输出电源电压（VCCO）/ Output supply voltage (VCCO)	1.7V～1.9V	1.8V	有差异 / Different
时钟输入功率 / Clock input power	-9dBm～2dBm	0dBm	有差异 / Different
时钟源jitter（fIN=1.0GHz）/ Clock source jitter (fIN=1.0GHz)	≤150fs	≤150fs	一致 / Consistent
时钟占空比（单通道模式）/ Clock duty cycle (single-channel mode)	48%~52%	48%~52%	一致 / Consistent
时钟占空比（双通道模式）/ Clock duty cycle (dual-channel mode)	40%~60%	40%~60%	一致 / Consistent
时钟占空比（四通道模式）/ Clock duty cycle (quad-channel mode)	40%~60%	40%~60%	一致 / Consistent
SPI 时钟频率（fSCLK）/ SPI clock frequency (fSCLK)	10MHz	≤20MHz	有差异 / Different
数字I/O 输入低电平（VIL）/ Digital I/O input low level (VIL)	0V～0.5V	0V	有差异 / Different
数字I/O 输入高电平（VIH）/ Digital I/O input high level (VIH)	3.0V～3.3V	3.3V	有差异 / Different
工作温度（TC）/ Operating temperature (TC)	-40°C≤TC≤85°C	-40°C≤TC; TJ≤110°C	有差异 / Different

3）性能指标对比 / 3) Performance Comparison

附表3 Fc=2500MSPS 条件下，主要性能指标对比 / Appendix Table 3. Main Performance Comparison at Fc=2500MSPS — SXA013（实测）/ SXA013 (measured), TC=-40℃~85℃，输入幅度为500mVp-p / input amplitude 500mVp-p; 国外产品（数据手册）/ Foreign product (datasheet), -40℃≤TC; TJ≤110℃，输入幅度为500mVp-p / input amplitude 500mVp-p

参数 / Parameter	条件 / Conditions	SXA013 最小 / Min	SXA013 典型值 / Typ	SXA013 最大 / Max	国外产品 最小 / Foreign Min	国外产品 典型值 / Foreign Typ	国外产品 最大 / Foreign Max	单位 / Unit	比对结果 / Result
量化位数 / Resolution	RES		10			10		Bits	一致 / Consistent
最大采样率 / Maximum sampling rate		200	—	1250	200	—	1250	MHz	一致 / Consistent
最大采样率 / Maximum sampling rate		800	—	5000	800	—	5000	MHz	一致 / Consistent
功耗 / Power consumption	四通道模式 / Quad-channel mode	—	6.09	7.2	——	5.65	6.35	W	较大 / Higher
功耗 / Power consumption	待机模式 / Standby mode	—	0.64	1.5	——	0.65	0.8	W	较大 / Higher
逻辑输入低电平电压 / Logic input low level		0	0.5	0.5	0	——	0.99	V	接近 / Close
逻辑输入高电平电压 / Logic input high level		2.5	2.5	3.3	2.31	——	3.3	V	接近 / Close
LVDS 差分输出电压 / LVDS differential output voltage		150	343	500	250	——	450	mV	接近 / Close
LVDS 共模输出电压 / LVDS common-mode output voltage		0.9	1.20	1.5	1.125	——	1.45	V	接近 / Close
微分非线性误差（四通道）/ DNL (quad)	fIN=100MHz	-0.99	0.23	0.99	-0.9	±0.5	0.9	LSB	接近 / Close
积分非线性误差（四通道）/ INL (quad)	fIN=100MHz	-3.0	1.47	3.0	-3.0	±0.9	3.0	LSB	接近 / Close
微分非线性误差（单通道）/ DNL (single)	fIN=100MHz	-0.99	-0.32	0.99	-0.9	±0.5	0.9	LSB	接近 / Close
	fIN=100MHz	-3.0	-1.46	3.0	-3.0	±0.8	3.0	LSB	接近 / Close

参数 / Parameter	条件 / Conditions	SXA013 最小 / Min	SXA013 典型值 / Typ	SXA013 最大 / Max	国外产品 最小 / Foreign Min	国外产品 典型值 / Foreign Typ	国外产品 最大 / Foreign Max	单位 / Unit	比对结果 / Result
积分非线性误差（单通道）/ INL (single)									
串扰 / Crosstalk	CT	55	76.73	—	——	60	——	dB	接近 / Close
有效位（四通道）/ ENOB (quad)	fIN=600MHz	6.9		—	7.6	8	——	bits	接近 / Close
有效位（四通道）/ ENOB (quad)	fIN=1200MHz	6.5		—	7.2	7.7	——	bits	接近 / Close
信噪比（四通道）/ SNR (quad)	fIN=600MHz	43		—	48	49.5	——	dBFS	接近 / Close
信噪比（四通道）/ SNR (quad)	fIN=1200MHz	41		—	46	48	——	dBFS	接近 / Close
总谐波失真（四通道）/ THD (quad)	fIN=600MHz	46		—	51	60	——	dBFS	接近 / Close
总谐波失真（四通道）/ THD (quad)	fIN=1200MHz	45		—	49	54	——	dBFS	接近 / Close
无杂散动态范围（四通道）/ SFDR (quad)	fIN=600MHz	46		—	53	63	——	dBc	接近 / Close
无杂散动态范围（四通道）/ SFDR (quad)	fIN=1200MHz	45		—	50	56	——	dBc	接近 / Close
有效位（单通道）/ ENOB (single)	fIN=600MHz	6.9		—	7.5	7.9	——	bits	接近 / Close
有效位（单通道）/ ENOB (single)	fIN=1200MHz	6.5		—	7.2	7.6	——	bits	接近 / Close
信噪比（单通道）/ SNR (single)	fIN=600MHz	43		—	47	49	——	dBFS	接近 / Close
信噪比（单通道）/ SNR (single)	fIN=1200MHz	41		—	45	47.5	——	dBFS	接近 / Close
总谐波失真（单通道）/ THD (single)	fIN=600MHz	45		—	51	58	——	dBFS	接近 / Close
总谐波失真（单通道）/ THD (single)	fIN=1200MHz	44		—	49	54	——	dBFS	接近 / Close
无杂散动态范围（单通道）/ SFDR (single)	fIN=600MHz	46		—	51	59	——	dBc	接近 / Close

参数 / Parameter	条件 / Conditions	SXA013 最小 / Min	SXA013 典型值 / Typ	SXA013 最大 / Max	国外产品 最小 / Foreign Min	国外产品 典型值 / Foreign Typ	国外产品 最大 / Foreign Max	单位 / Unit	比对结果 / Result
无杂散动态范围（单通道）/ SFDR (single)	fIN=1200MHz	45		—	50	56	——	dBc	接近 / Close
时钟输入频率 / Clock input frequency		0.4	—	2.5	0.4	—	2.5	GHz	一致 / Consistent

注：SXA013、国外产品典型值均为常温实测值，SXA013 极限值为规范要求，国外产品极限值为数据手册值。/ Note: the typical values of both the SXA013 and the foreign product are room-temperature measured values; the SXA013 limits are specification requirements, and the foreign product limits are datasheet values.

4）其它指标对比 / 4) Other Parameter Comparison

附表4 其它指标对比 / Appendix Table 4. Other Parameter Comparison

参数 / Parameter	SXA013	国外产品 / Foreign Product	比对结果 / Comparison Result
封装形式 / Package	FCBGA380	EBGA380	有差异 / Different
质量等级 / Quality grade	企标 / Enterprise standard	工业级 / Industrial grade	有差异 / Different
尺寸 / Dimensions	31.00mm×31.00mm×2.17mm	31.00mm×31.00mm×1.6mm	基本一致 / Essentially consistent
替代建议 / Cross-reference recommendation	□直接替代 / □Direct replacement □有效替代 / □Effective alternative ☑功能替代 / ☑Functional alternative		

End of document / 文档结束